JPS59188155A - 半導体ペレツト実装体 - Google Patents
半導体ペレツト実装体Info
- Publication number
- JPS59188155A JPS59188155A JP6088783A JP6088783A JPS59188155A JP S59188155 A JPS59188155 A JP S59188155A JP 6088783 A JP6088783 A JP 6088783A JP 6088783 A JP6088783 A JP 6088783A JP S59188155 A JPS59188155 A JP S59188155A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor pellet
- electrode
- insulating substrate
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/145—Material
- H01L2224/14505—Bump connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81139—Guiding structures on the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１技術分野］
本発明は、」′導体ベレットの実装技術、特に、半導体
ペレットをフェイスダウンで絶縁基板に実装固定するの
に使用して有効な技術に関する。
ペレットをフェイスダウンで絶縁基板に実装固定するの
に使用して有効な技術に関する。
［背景技術］
従来、半導体ペレット実装体として、ワイヤを用いずに
、半導体ペレットをはんだ接続により絶縁基板の電極に
直接接続するフェイスダウンボンディング法により実装
固定した実装体が用いられている。この実装体は第１Ｍ
、第２図に示す如（、半導体ペレット１の電極２に略一
致した電極５を有する絶縁基板４に、半導体ペレットｌ
を適当な位置合わせ手段により位置合わせして、加熱炉
、はんだ槽等からなる適当な加熱手段で多接続点を同時
にはんだリフローにより接続はんだ３を形成して接続固
定した半導体ペレット実装体である。
、半導体ペレットをはんだ接続により絶縁基板の電極に
直接接続するフェイスダウンボンディング法により実装
固定した実装体が用いられている。この実装体は第１Ｍ
、第２図に示す如（、半導体ペレット１の電極２に略一
致した電極５を有する絶縁基板４に、半導体ペレットｌ
を適当な位置合わせ手段により位置合わせして、加熱炉
、はんだ槽等からなる適当な加熱手段で多接続点を同時
にはんだリフローにより接続はんだ３を形成して接続固
定した半導体ペレット実装体である。
この実装体は接続点数が増加してもボンディング作業時
間がほとんど変わらないことに大きな利点がある。
間がほとんど変わらないことに大きな利点がある。
しかし、この実装体は半導体ペレットと絶縁基板を大き
な変形能を有するはんだにより直接固定しているが、半
導体ペレットの発熱、環境温度の変化等に、１、り半導
体ペレットと絶縁基板の熱膨張差に相当する熱ストレス
が直接接続部に加わり市４・ｖλとの接続ｗ部近傍で剥
離しやすい。そのため、使用環境や半導体ベレン１〜サ
イズが制限される欠点を有している。この欠点はこの実
装体が接続部のはんだの自然な溶融凝固を利用してボン
ディングしているため、接続後のはんだ形状が球欠体と
なり外的ストレスに対して電極との接続界面に応力年中
が生じるためである。さらに、はんだと電極との界面は
これらを構成している電子間で反応、拡散、化合物の生
成等が生じ、脆化している場合が多い。
な変形能を有するはんだにより直接固定しているが、半
導体ペレットの発熱、環境温度の変化等に、１、り半導
体ペレットと絶縁基板の熱膨張差に相当する熱ストレス
が直接接続部に加わり市４・ｖλとの接続ｗ部近傍で剥
離しやすい。そのため、使用環境や半導体ベレン１〜サ
イズが制限される欠点を有している。この欠点はこの実
装体が接続部のはんだの自然な溶融凝固を利用してボン
ディングしているため、接続後のはんだ形状が球欠体と
なり外的ストレスに対して電極との接続界面に応力年中
が生じるためである。さらに、はんだと電極との界面は
これらを構成している電子間で反応、拡散、化合物の生
成等が生じ、脆化している場合が多い。
そこで、接続部に加わる外的ストレスを均一にし、はん
だの変形能を最大限に生かす構造として、前記ｒｌ欠体
形状を柱状あるいは鼓形状に制御した実装体が知られて
いる。
だの変形能を最大限に生かす構造として、前記ｒｌ欠体
形状を柱状あるいは鼓形状に制御した実装体が知られて
いる。
この実装体は第３図＋８１、（ｂｌに示す如く、半導体
ベレ７）１と絶縁基板４とを電気的および機械的乙こ接
続している接続はんだ３の接続形状を機械的にの、７）
接続している離隔子はんだ９により制御して、柱状ある
いは鼓形状にしたものである。
ベレ７）１と絶縁基板４とを電気的および機械的乙こ接
続している接続はんだ３の接続形状を機械的にの、７）
接続している離隔子はんだ９により制御して、柱状ある
いは鼓形状にしたものである。
また、同様に第４図（ａｌ、（ｂ）に示す如く、絶縁基
板４の上に誘電体１１を設りて接続はんだ３の接続形状
を離隔子はんだ１２により柱状あるいは鼓形状に制御し
た実装体である。
板４の上に誘電体１１を設りて接続はんだ３の接続形状
を離隔子はんだ１２により柱状あるいは鼓形状に制御し
た実装体である。
しかし、これらの実装体において、接続はんだ３は第３
図（ａｌおよび第４図（ａｌに示す如く、半導体ペレッ
ト１と絶縁基板４とを位置合わせした際、微小はんだ丘
８．１０が微小はんだ丘６と７の突き合わゼ高さより高
くなることが多く、その後のはんだリフローにより微小
はんだ丘８．１０が溶ｂ３てから接続することになる。
図（ａｌおよび第４図（ａｌに示す如く、半導体ペレッ
ト１と絶縁基板４とを位置合わせした際、微小はんだ丘
８．１０が微小はんだ丘６と７の突き合わゼ高さより高
くなることが多く、その後のはんだリフローにより微小
はんだ丘８．１０が溶ｂ３てから接続することになる。
そのため、接続はんだ３の形状は微小はんだ丘８．１０
の溶融・凝固の仕方や高さのバラツキに影響され、最悪
の場合、はんだのねじれや接続不良がおこりやすく、最
適な接続形状に制御することが難しかった。また、第４
図（ａｌ、（ｂｌに示した実装体の如く、誘電体１１を
精度良く形成する必要があった。
の溶融・凝固の仕方や高さのバラツキに影響され、最悪
の場合、はんだのねじれや接続不良がおこりやすく、最
適な接続形状に制御することが難しかった。また、第４
図（ａｌ、（ｂｌに示した実装体の如く、誘電体１１を
精度良く形成する必要があった。
このような欠点を解決した半導体ペレット実装体として
、第５図に示す如きものが提案されている（実願昭５４
−１５５９０３号）。
、第５図に示す如きものが提案されている（実願昭５４
−１５５９０３号）。
すなわら、これは、半導体ベレット１と絶縁基１及４と
のはんだ接続の際、絶縁基板４に設りた孤イ１電極Ｉ４
乙こシー１−状するいはペースト状のはんだ１５を供給
し、半導体ペレット１と絶縁基板４とをはんだ溶融接続
した後、孤立電極１４上のはんだ１５が溶融し、そのは
んだ１５の表面張力を利用して半導体ペレット１にぬれ
ることなく半導体ペレット１を押し」−げて接続状態を
柱状あるいは鼓形状にし、その後はんだを凝固せしめて
固定した半導体ペレット実装体である。
のはんだ接続の際、絶縁基板４に設りた孤イ１電極Ｉ４
乙こシー１−状するいはペースト状のはんだ１５を供給
し、半導体ペレット１と絶縁基板４とをはんだ溶融接続
した後、孤立電極１４上のはんだ１５が溶融し、そのは
んだ１５の表面張力を利用して半導体ペレット１にぬれ
ることなく半導体ペレット１を押し」−げて接続状態を
柱状あるいは鼓形状にし、その後はんだを凝固せしめて
固定した半導体ペレット実装体である。
この実装体は孤立電極１４上に形成したばんだハンプ１
５が半導体ペレット１にぬれないので、１す導体ぺし□
７Ｉ−１を水平方向および水平回転方向にずらず力が
働かず」二方にのめ押し一ヒげるため、はんだ接続形状
がねしれることなく柱状あるいは鼓形状に制御できる。
５が半導体ペレット１にぬれないので、１す導体ぺし□
７Ｉ−１を水平方向および水平回転方向にずらず力が
働かず」二方にのめ押し一ヒげるため、はんだ接続形状
がねしれることなく柱状あるいは鼓形状に制御できる。
しかし、この半導体ペレット実装体においては、孤立電
極１４」−にソート状あるいはペースト状のはんだ１５
を精度よ＜ （Ｊｌ；給する必要があるため、絶縁基板
についての製造工程が多大になるとＧ″Ｉう問題点があ
る。
極１４」−にソート状あるいはペースト状のはんだ１５
を精度よ＜ （Ｊｌ；給する必要があるため、絶縁基板
についての製造工程が多大になるとＧ″Ｉう問題点があ
る。
し発明の目的］
本発明の目的は、前記した問題点を解決し、はんだの接
続形状を容易に制御でき、高い接続信頼性と高い作業性
を有し、しかも製造工程の増加を抑止することができる
半導体ペレ・ノド実装体を提供するにある。
続形状を容易に制御でき、高い接続信頼性と高い作業性
を有し、しかも製造工程の増加を抑止することができる
半導体ペレ・ノド実装体を提供するにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、半導体ペレットの電極へのはんだ五の形成と
同時に、孤立電極にも離隔子はんだ丘を形成し、はんだ
丘と絶縁基板とのはんだ接続の際、溶融した孤立電極上
のはんだ丘の表面張力を利用して半導体ペレットを相対
的に押し上げて接続形状あるいは鼓形状になし、その後
はんだを凝固−ＵＵ７めて固定したものである。そして
、離隔子はんだが絶縁基板にぬれないので、半導体ペレ
ノ）・は水平方向および水平回転方向にずらず力が働か
ずに１．力にのめ押し」二げるため、はんだ接続形状が
ね邑れることなく柱状または鼓形状に制御でき、また、
離隔子はんだ丘は半導体ペレノｌ−に電極はんだ丘を形
成するのと同時に形成するため、特別な工程は必要とさ
れない。
同時に、孤立電極にも離隔子はんだ丘を形成し、はんだ
丘と絶縁基板とのはんだ接続の際、溶融した孤立電極上
のはんだ丘の表面張力を利用して半導体ペレットを相対
的に押し上げて接続形状あるいは鼓形状になし、その後
はんだを凝固−ＵＵ７めて固定したものである。そして
、離隔子はんだが絶縁基板にぬれないので、半導体ペレ
ノ）・は水平方向および水平回転方向にずらず力が働か
ずに１．力にのめ押し」二げるため、はんだ接続形状が
ね邑れることなく柱状または鼓形状に制御でき、また、
離隔子はんだ丘は半導体ペレノｌ−に電極はんだ丘を形
成するのと同時に形成するため、特別な工程は必要とさ
れない。
［実施例］
以Ｆ、本発明を図面に示す実施例にしたがって説明する
。
。
第６図は本発明による半導体ペレソ１〜実装体の一実施
例を示す平面図、第７図は第６図の■−■線乙こ沿・う
断面図である。
例を示す平面図、第７図は第６図の■−■線乙こ沿・う
断面図である。
本実施例において、半導体イレン１−実装体は、外縁付
近に配設された接続はんだ３と、この接続はんだ３から
内側に配設された離隔子はんだ１６とを有する半導体ペ
レット１と、離隔子はんだ１６に対し非親和性（はんだ
に刻しぬれない性質）の膜（以下、非親和性膜という。
近に配設された接続はんだ３と、この接続はんだ３から
内側に配設された離隔子はんだ１６とを有する半導体ペ
レット１と、離隔子はんだ１６に対し非親和性（はんだ
に刻しぬれない性質）の膜（以下、非親和性膜という。
）１７を有する絶縁基板４とを備えており、半導体ペレ
ット１は絶縁基板４に対し離隔子はんだ１６によってそ
の接続高さおよび接続形状を制御された接続はんだ３に
おいて電気的かつ機械的に接続されて実装されている。
ット１は絶縁基板４に対し離隔子はんだ１６によってそ
の接続高さおよび接続形状を制御された接続はんだ３に
おいて電気的かつ機械的に接続されて実装されている。
次に、この実装体を製造工程順に第８図（ａｌ、（ｂ）
を用いて簡単に説明する。
を用いて簡単に説明する。
まず、半導体ペレット１の実装面上には、接続電極２と
は別の孤立電極１８が接続電極２の内側の適当な位置に
おいて電気的に孤立するように適数構成される。この孤
立電極１８上には、離隔子はんだ１６を形成するだめの
はんだ丘１９が接続電極２のはんだ丘６についての形成
工程と同時に形成される。たとえば、接続電極２と孤立
電極１８とに、はんだが蒸着あるいはめっき等の手段に
より同時にのせられ、その後、適当な加熱手段により、
これらはんだが溶融されると、接続電極２と孤立電極１
８とには接続はんだ五６と離隔子はんだ丘１９とが同時
にそれぞれ形成される。
は別の孤立電極１８が接続電極２の内側の適当な位置に
おいて電気的に孤立するように適数構成される。この孤
立電極１８上には、離隔子はんだ１６を形成するだめの
はんだ丘１９が接続電極２のはんだ丘６についての形成
工程と同時に形成される。たとえば、接続電極２と孤立
電極１８とに、はんだが蒸着あるいはめっき等の手段に
より同時にのせられ、その後、適当な加熱手段により、
これらはんだが溶融されると、接続電極２と孤立電極１
８とには接続はんだ五６と離隔子はんだ丘１９とが同時
にそれぞれ形成される。
一方、絶縁基板４上には、前記半導体ペレット１の接続
電極２に対応した位置に相手方の接続電極５が、また、
前記２１シ導体ペレット１の離隔子ばんだ丘９に対応し
た位置に非親和性膜１７がそれぞれ形成されている。非
親和性膜１７は、前記孤立電極１８と同等あるいはそれ
以上の大きさに形成され、たとえば、千°クン（Ｔｉ）
等の金属材料を基板４上に印刷することにより簡単に形
成することができる。そして、絶縁基板４の接続電極５
」二にはんだ丘７が、たとえば、はんだディ・２プある
いばはんだペースト印刷により電極５上にはんだを供給
された後、熔融、凝固されることにより、形成される。
電極２に対応した位置に相手方の接続電極５が、また、
前記２１シ導体ペレット１の離隔子ばんだ丘９に対応し
た位置に非親和性膜１７がそれぞれ形成されている。非
親和性膜１７は、前記孤立電極１８と同等あるいはそれ
以上の大きさに形成され、たとえば、千°クン（Ｔｉ）
等の金属材料を基板４上に印刷することにより簡単に形
成することができる。そして、絶縁基板４の接続電極５
」二にはんだ丘７が、たとえば、はんだディ・２プある
いばはんだペースト印刷により電極５上にはんだを供給
された後、熔融、凝固されることにより、形成される。
前記構成にかかる半導体ペレット１と絶縁基板４とは、
適当な手段により、第８図（ａｌに示すように、接続は
んだ丘６．７相互を突き合わせ、Ｐ、Ｉｔ隔了はんだ丘
１６と非親和膜１７とを対向させた状態において位置合
わせされ、はんだ丘６．７に塗布されたフラックス（不
図示）により仮固定される。
適当な手段により、第８図（ａｌに示すように、接続は
んだ丘６．７相互を突き合わせ、Ｐ、Ｉｔ隔了はんだ丘
１６と非親和膜１７とを対向させた状態において位置合
わせされ、はんだ丘６．７に塗布されたフラックス（不
図示）により仮固定される。
この仮固定状態で、才導体ベレット１と絶縁基板４との
複合体は、加熱炉あるいは溶融はんだ槽等の適当な加熱
手段により加熱される。
複合体は、加熱炉あるいは溶融はんだ槽等の適当な加熱
手段により加熱される。
この加熱に伴って、接続はんだ丘６．７が溶融一体化し
て電極２．５間を接続した接続はんだ３が形成される。
て電極２．５間を接続した接続はんだ３が形成される。
この接続はんだ丘６．７の溶融後、あるいはこの熔融と
殆ど同時に、離隔子はんだ丘１９が熔融して離隔子はん
だ１６を形成する。このとき、離隔子はんだ丘１９の絶
縁基板４上の対向面には非親和性膜１７が形成されてい
るため、離隔子はんだ１６は絶縁基板４上において付着
拡散することができない。このため、離隔子はんだ１６
はその表面張力により、第６図（ｂｌに示す如く、孤立
電極１８・における付着部分のめを切り欠いてなる球形
に形成される。ちなみに、このはんだ１６の球形は溶融
前のはんだ丘１９の大きさとほぼ等しい。
殆ど同時に、離隔子はんだ丘１９が熔融して離隔子はん
だ１６を形成する。このとき、離隔子はんだ丘１９の絶
縁基板４上の対向面には非親和性膜１７が形成されてい
るため、離隔子はんだ１６は絶縁基板４上において付着
拡散することができない。このため、離隔子はんだ１６
はその表面張力により、第６図（ｂｌに示す如く、孤立
電極１８・における付着部分のめを切り欠いてなる球形
に形成される。ちなみに、このはんだ１６の球形は溶融
前のはんだ丘１９の大きさとほぼ等しい。
第８図（ａｌと（ｂｌとの比較から明らかなように、熔
融一体化してなる接続はんだ３は中実体を形成するため
、熔融一体化しようとするはんだ丘６．７は突き合わせ
面外力の空間を埋める必要がある。
融一体化してなる接続はんだ３は中実体を形成するため
、熔融一体化しようとするはんだ丘６．７は突き合わせ
面外力の空間を埋める必要がある。
この空間を埋めることにより、接続はんだ３の高さはは
んだ丘６．７の突合状態における高さよりも低くなろう
とする。さらに、一体的に溶融したはんだ３はその表面
張力により球形になろうとするため、その高さは一層低
くなろうとする。
んだ丘６．７の突合状態における高さよりも低くなろう
とする。さらに、一体的に溶融したはんだ３はその表面
張力により球形になろうとするため、その高さは一層低
くなろうとする。
しかし、前述のように、離隔子はんだ１６は一定の大き
さの球形を維持しようとするため、半導体ペレット１と
絶縁基板４とは所定の間隔を維持され、これにより、接
続はんだ３はその高さを低く−することを阻止される。
さの球形を維持しようとするため、半導体ペレット１と
絶縁基板４とは所定の間隔を維持され、これにより、接
続はんだ３はその高さを低く−することを阻止される。
したがって、接続はんだ３は離隔子はんだ１６により、
その接続高さおよび接続形状を制御され、柱状あるいは
鼓状に形成される。
その接続高さおよび接続形状を制御され、柱状あるいは
鼓状に形成される。
前記離隔子はんだ１９は溶融したときに絶縁基板４にぬ
れないので、半導体ペレソｌ−１にはこれを水平方向お
よび水平回転方向にずらす力が作用せず、上方に押し上
げる力ないし一定高さに維持する支持力のみが作用する
。したがって、接続はんだの形状はねしれることなく、
柱状あるいは鼓形状となる。
れないので、半導体ペレソｌ−１にはこれを水平方向お
よび水平回転方向にずらす力が作用せず、上方に押し上
げる力ないし一定高さに維持する支持力のみが作用する
。したがって、接続はんだの形状はねしれることなく、
柱状あるいは鼓形状となる。
このようにして、半導体ペレットが絶縁基板に柱状ある
いは鼓形状に制御されて形成された接続はんだにおいて
電気的、機械的に実装固定されてなる実装体が得られる
− １果］ （１）、絶縁基板にぬれない離隔子はんだ丘を半導体ペ
レットに形成することにより、接続はんだ丘の溶融一体
化時にこの離隔子はんだによりペレットと絶縁基板とを
離隔させることができるため、柱状または鼓形状の接゛
続はんだを得ることができる。
いは鼓形状に制御されて形成された接続はんだにおいて
電気的、機械的に実装固定されてなる実装体が得られる
− １果］ （１）、絶縁基板にぬれない離隔子はんだ丘を半導体ペ
レットに形成することにより、接続はんだ丘の溶融一体
化時にこの離隔子はんだによりペレットと絶縁基板とを
離隔させることができるため、柱状または鼓形状の接゛
続はんだを得ることができる。
（２）、離隔子はんだを絶縁基板にぬれないように構成
することにより、半導体ペレットに水平方向にずらす力
が作用することを防止できるので、接続はんだの形状を
適切に形成させることができる。
することにより、半導体ペレットに水平方向にずらす力
が作用することを防止できるので、接続はんだの形状を
適切に形成させることができる。
（３）、離隔子はんだ丘を半導体ペレットに設番ノるこ
とにより、このはんだ丘を半導体ペレソ１−に設けられ
る電極はんだ丘と同時形成することができるので、離隔
子はんだ丘形成のための専用の工程は不必要となり、工
程の増大を抑止することができる。
とにより、このはんだ丘を半導体ペレソ１−に設けられ
る電極はんだ丘と同時形成することができるので、離隔
子はんだ丘形成のための専用の工程は不必要となり、工
程の増大を抑止することができる。
（４）、離隔子はんだが絶縁基板に接触することにより
、熱伝導放熱路を構成するため、半導体ペレソｉの放熱
性能が向上される。
、熱伝導放熱路を構成するため、半導体ペレソｉの放熱
性能が向上される。
（５）９絶縁基板におりる離隔子はんだ丘の対向面に非
親和ＩＩＱを形成することにより、離隔子はんだのぬれ
防止を確実化することができるとともに、絶縁基板の当
該個所に電気配線がプリントされていた場合におりるぬ
れ防止と、配線保護とを確保すず ることか
できる。
親和ＩＩＱを形成することにより、離隔子はんだのぬれ
防止を確実化することができるとともに、絶縁基板の当
該個所に電気配線がプリントされていた場合におりるぬ
れ防止と、配線保護とを確保すず ることか
できる。
以」二本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は前記実施例に限定され
るものではな（、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は前記実施例に限定され
るものではな（、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
たとえば、絶縁基板は通當はんだに対して非親和性の材
料により形成されるため、非親和性膜の形成は省略する
ことができる。
料により形成されるため、非親和性膜の形成は省略する
ことができる。
第１図は従来のフェイスダウンボンディング方式により
接続した半導体ペレット実装体の接続部の平面図、 第２図は第１図のＩＩ −ＩＩ線に沿う断面図、第３図
ｆａ）は従来のフェイスダウンボンディング方式に制御
用離隔子はんだを設りて位置合ねせをした半導体ペレッ
ト実装体の接続部の断面図、第３図ｆｂ）は第３図ｆａ
ｌを実装固定した半導体ペレット実装体の接続部の断面
図、 第４図＋１１は従来のフェイスダウンボンディング方式
に誘電体層上に制御用離隔子はんだを設りて位置合わせ
した半導体ペレット実装体の接続部の断面図、 第４図（ｂ）は第４図＋１１）を実装固定した半導体ペ
レノ１〜実装体の接続部の断面図、 第５図（ａ）、（ｂ）、（Ｃ１は従来のフェイスダウン
ボンディング方式において半導体ペレットにぬれない離
隔子はんだを絶縁基板に設りてなる半導体ペレット実装
体の製造工程を説明する各断面図、第６図は本発明によ
る半導体ペレット実装体の一実施例を示す平面図、 第７図は第６図の■−■線に沿う断面図、第８ノ１（ａ
）、（ｌ〕）はその製造工程を説明ずろ各Ｉ新面Ｉソ１
である。 １゛１′導体ベレノｌ−１２・ ・接続電極、３ ・
接続はんだ、４・・・絶縁基板、５・・接続電極、６
・はんだ丘、７・・・はんだ１５、Ｉ６・・・Ｆｉ１
１隔子はんだ丘、１７・・・非親和性膜、１８ ・孤
立７１ｉ極、１９・・・呂ＩＩ隔子ばんだ。 第 １ 図 第 ２ 図 ／ 第 ３ 図 第 ５ 図 と誌つ ／Ｓ （・ 第 ６ 図 第 ７ 図 − 第 ８ 図 ｒ久） ／〃 第１頁の続き ０発 明 者 木本亮輔 小平市上水本町１４７９番地日立マ イクロコンピュータエンジニア リング株式会社内 ■出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目５ 番１号
接続した半導体ペレット実装体の接続部の平面図、 第２図は第１図のＩＩ −ＩＩ線に沿う断面図、第３図
ｆａ）は従来のフェイスダウンボンディング方式に制御
用離隔子はんだを設りて位置合ねせをした半導体ペレッ
ト実装体の接続部の断面図、第３図ｆｂ）は第３図ｆａ
ｌを実装固定した半導体ペレット実装体の接続部の断面
図、 第４図＋１１は従来のフェイスダウンボンディング方式
に誘電体層上に制御用離隔子はんだを設りて位置合わせ
した半導体ペレット実装体の接続部の断面図、 第４図（ｂ）は第４図＋１１）を実装固定した半導体ペ
レノ１〜実装体の接続部の断面図、 第５図（ａ）、（ｂ）、（Ｃ１は従来のフェイスダウン
ボンディング方式において半導体ペレットにぬれない離
隔子はんだを絶縁基板に設りてなる半導体ペレット実装
体の製造工程を説明する各断面図、第６図は本発明によ
る半導体ペレット実装体の一実施例を示す平面図、 第７図は第６図の■−■線に沿う断面図、第８ノ１（ａ
）、（ｌ〕）はその製造工程を説明ずろ各Ｉ新面Ｉソ１
である。 １゛１′導体ベレノｌ−１２・ ・接続電極、３ ・
接続はんだ、４・・・絶縁基板、５・・接続電極、６
・はんだ丘、７・・・はんだ１５、Ｉ６・・・Ｆｉ１
１隔子はんだ丘、１７・・・非親和性膜、１８ ・孤
立７１ｉ極、１９・・・呂ＩＩ隔子ばんだ。 第 １ 図 第 ２ 図 ／ 第 ３ 図 第 ５ 図 と誌つ ／Ｓ （・ 第 ６ 図 第 ７ 図 − 第 ８ 図 ｒ久） ／〃 第１頁の続き ０発 明 者 木本亮輔 小平市上水本町１４７９番地日立マ イクロコンピュータエンジニア リング株式会社内 ■出 願 人 株式会社日立製作所 東京都千代田区丸の内−丁目５ 番１号
Claims (1)
- 【特許請求の範囲】 １、′ＦＵＬ極にはんだ丘を有する半導体ペレットと、
電極に前記はんだ丘にほぼ整合するはんだ丘を有する絶
縁基板とを備え、両者を前記はんだ丘相互が熔融されて
なる接続はんだを介して接続実装してなる半導体ペレッ
ト実装体において、前記はんだ丘の電極はんだ丘以外の
位置に絶縁基板に対して非親和性の離隔子はんだ丘を設
け、前記電極はんだ丘の溶融時に離隔子はんだ丘の溶融
球体により半導体ペレットと絶縁基板とを離隔させるよ
うにしたことを特徴とする半導体ペレット実装体。 ２、絶縁基板が、離隔子はんだ丘の対向位置にはんだに
刻して非親和性の膜を備えたことを特徴とする特許８？
？求の範囲第１項記載の半導体ペレット実装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088783A JPS59188155A (ja) | 1983-04-08 | 1983-04-08 | 半導体ペレツト実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6088783A JPS59188155A (ja) | 1983-04-08 | 1983-04-08 | 半導体ペレツト実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59188155A true JPS59188155A (ja) | 1984-10-25 |
Family
ID=13155321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6088783A Pending JPS59188155A (ja) | 1983-04-08 | 1983-04-08 | 半導体ペレツト実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188155A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989937A (en) * | 1994-02-04 | 1999-11-23 | Lsi Logic Corporation | Method for compensating for bottom warpage of a BGA integrated circuit |
| FR2812971A1 (fr) * | 2000-08-08 | 2002-02-15 | Orient Semiconductor Elect Ltd | Procede de montage de pastilles dans une pastille a protuberances |
-
1983
- 1983-04-08 JP JP6088783A patent/JPS59188155A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5989937A (en) * | 1994-02-04 | 1999-11-23 | Lsi Logic Corporation | Method for compensating for bottom warpage of a BGA integrated circuit |
| US6088914A (en) * | 1994-02-04 | 2000-07-18 | Lsi Logic Corporation | Method for planarizing an array of solder balls |
| FR2812971A1 (fr) * | 2000-08-08 | 2002-02-15 | Orient Semiconductor Elect Ltd | Procede de montage de pastilles dans une pastille a protuberances |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3614832A (en) | Decal connectors and methods of forming decal connections to solid state devices | |
| KR960006710B1 (ko) | 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법 | |
| US5639696A (en) | Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array | |
| KR101594220B1 (ko) | 전자 부품, 전자 장치의 제조 방법 및 전자 장치 | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| GB2177642A (en) | Assembly of electronic components | |
| JPS63141356A (ja) | 半導体装置の製造方法 | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| GB2062963A (en) | Semiconductor chip mountings | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPS59188155A (ja) | 半導体ペレツト実装体 | |
| JP2004342802A (ja) | 突起電極付きプリント基板およびその製造方法 | |
| JP2682496B2 (ja) | フレキシブルフィルム及び半導体装置 | |
| EP0923128B1 (en) | Method of manufacturing a semiconductor package | |
| JPS5925378B2 (ja) | 電子部品の実装方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPS59208766A (ja) | 半導体ペレツト実装体およびその製造方法 | |
| JPH10335388A (ja) | ボールグリッドアレイ | |
| CN104981092A (zh) | 表面镀层和包括该表面镀层的半导体封装件 | |
| JPS59161853A (ja) | 半導体ペレツト実装体およびその製造方法 | |
| JPH09102517A (ja) | 半導体装置 | |
| JPH0744199B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH08162497A (ja) | 半導体装置の実装方法とその実装体 | |
| JPH08316605A (ja) | ボールグリッドアレイ実装方式 | |
| JP3248494B2 (ja) | 半導体集積回路実装装置及びその製造方法 |