JPS59151237A - 乗算制御方式 - Google Patents
乗算制御方式Info
- Publication number
- JPS59151237A JPS59151237A JP2531683A JP2531683A JPS59151237A JP S59151237 A JPS59151237 A JP S59151237A JP 2531683 A JP2531683 A JP 2531683A JP 2531683 A JP2531683 A JP 2531683A JP S59151237 A JPS59151237 A JP S59151237A
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- partial
- circuit
- multiplicand
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
- G06F7/5332—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by skipping over strings of zeroes or ones, e.g. using the Booth Algorithm
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ａ０発明の技術分野
本発明は乗算回路において、演算時間を短縮する方式に
関するものである。
関するものである。
ｂ、従来技術と問題点
一般に乗算回路の演算においては、乗数をいくつかの部
分乗数に分割し、被乗数とそバーらの部分乗数との乗算
を行い、部分積を求め、乗算が行なわれるたびに、それ
らの部分積を加算１々がら、乗算結果を求めている。
分乗数に分割し、被乗数とそバーらの部分乗数との乗算
を行い、部分積を求め、乗算が行なわれるたびに、それ
らの部分積を加算１々がら、乗算結果を求めている。
ところで、乗算回路で、浮動小数点表示された乗数と被
乗数の乗算を行い、積を求める場合は、ハード量等の関
係で下位が多少削除さハる。ここで、例えば、乗数、被
乗数の上位全んどがｏ”であれば、積の下位を削除して
しまうと、積が余り音吐のないものになってし甘う恐れ
がある。
乗数の乗算を行い、積を求める場合は、ハード量等の関
係で下位が多少削除さハる。ここで、例えば、乗数、被
乗数の上位全んどがｏ”であれば、積の下位を削除して
しまうと、積が余り音吐のないものになってし甘う恐れ
がある。
父、各レジスタに記憶された数は必ずしも正規化されて
いるとは限らない。
いるとは限らない。
そこで、浮動小数点表示官ノ１．た乗数、被乗数の乗算
を行う場合は、そわらを予じめ正規化する。
を行う場合は、そわらを予じめ正規化する。
この正規化を行う壜台、例えば、数が、１６進法で表わ
さね、ているとすると、４ビツトを１桁として扱い、乗
数、被乗数の最上位桁が０でなくなるように、左へ桁シ
フｌ−して行なわれる。
さね、ているとすると、４ビツトを１桁として扱い、乗
数、被乗数の最上位桁が０でなくなるように、左へ桁シ
フｌ−して行なわれる。
例えば、第２図は、４バイトの乗数を表わし、上位２バ
イトは°゛０″であるとする。この乗数は３バイト目の
上位４ビツトも′０′″である。そこで、このような乗
数を４ビツトを１桁とし、最上位桁が°０″でなくなる
ように正規化しようとすると、左へ５回の桁シフトが必
要となる。尚、２７１１行う際に、右の桁には０′を入
れる。
イトは°゛０″であるとする。この乗数は３バイト目の
上位４ビツトも′０′″である。そこで、このような乗
数を４ビツトを１桁とし、最上位桁が°０″でなくなる
ように正規化しようとすると、左へ５回の桁シフトが必
要となる。尚、２７１１行う際に、右の桁には０′を入
れる。
このため、浮動小数点数の乗算では、乗数、被乗数を正
規化しなければならず、上位桁に０″が多ければ多いほ
ど、それだけ余分な時間がかかる。
規化しなければならず、上位桁に０″が多ければ多いほ
ど、それだけ余分な時間がかかる。
ところで、正規化を行うということは、仮数部をシフト
させた回数だけ、仮数部の下位の桁にＯが入ったことを
・食味する。
させた回数だけ、仮数部の下位の桁にＯが入ったことを
・食味する。
Ｃ０発明の目的
そこで、本発明においては、正規化により乗数の下位側
桁がＯであるかを知り、部分乗数が０である部分（つま
り、部分乗数と被乗数との部分積が０）については、乗
算を省略することにより、全体的な演算時間を短縮しよ
うとするものである。
桁がＯであるかを知り、部分乗数が０である部分（つま
り、部分乗数と被乗数との部分積が０）については、乗
算を省略することにより、全体的な演算時間を短縮しよ
うとするものである。
ｄ１発明の構成
そのため、本発明では、浮動小数点表示された乗数を、
桁移動した分だけ、前記乗数々の最下桁に続けて０°′
を挿入しながら正規化し、その正規化された乗数を部分
乗数に分割（７、各部分乗数と前記被乗数との乗算を行
なって部分積を求め、その部分積を加算しながら、前記
乗数と前記被乗数との積を求める乗算回路において、正
規化の際に乗数の桁移動量を数える手段を設け、その乗
数の最下桁に続り０“′の数を知ｐ１その０°′に対応
する部分乗数と被乗数との乗算を省略することを特徴と
する末脚、制御方式ケ提案する。
桁移動した分だけ、前記乗数々の最下桁に続けて０°′
を挿入しながら正規化し、その正規化された乗数を部分
乗数に分割（７、各部分乗数と前記被乗数との乗算を行
なって部分積を求め、その部分積を加算しながら、前記
乗数と前記被乗数との積を求める乗算回路において、正
規化の際に乗数の桁移動量を数える手段を設け、その乗
数の最下桁に続り０“′の数を知ｐ１その０°′に対応
する部分乗数と被乗数との乗算を省略することを特徴と
する末脚、制御方式ケ提案する。
Ｃ２発明の実施例
第１図は、本発明の一実施例である乗算制御方式を実施
するだめの乗算回路を示Ｉ７．１は乗数シフトレジスタ
、２け被乗数シフトレジスタ、３はカラ／り、４は制御
回路、５は部分乗数発生回路、６は演舞回路をそれぞれ
示す。
するだめの乗算回路を示Ｉ７．１は乗数シフトレジスタ
、２け被乗数シフトレジスタ、３はカラ／り、４は制御
回路、５は部分乗数発生回路、６は演舞回路をそれぞれ
示す。
第２図は、本実施例のだめの４バイトの乗数であり、上
位２バイトは０゛″であるとする。
位２バイトは０゛″であるとする。
本実施例では、乗数、被乗数４バイトの場合について述
べる。
べる。
図のような乗算回路で乗算を行う場合は、まず、レジス
タ１に乗数を、レジスタ２に被乗数を記憶する。乗数、
被乗数は、それぞれレジスタ１、レジスタ２で４ピント
を１桁とし、最下桁が“０”でなくなるようＫ、左ヘシ
フトされる。例えば、第２図に示すような乗数では、上
位２バイトが０”であり、かつ上位３バイト目の１桁目
もＮ ＯＩＩであるため、５回のシフトを行う。
タ１に乗数を、レジスタ２に被乗数を記憶する。乗数、
被乗数は、それぞれレジスタ１、レジスタ２で４ピント
を１桁とし、最下桁が“０”でなくなるようＫ、左ヘシ
フトされる。例えば、第２図に示すような乗数では、上
位２バイトが０”であり、かつ上位３バイト目の１桁目
もＮ ＯＩＩであるため、５回のシフトを行う。
カウンタ３は、レジスタ１に記憶された乗数のシフト回
数を数える。回路５は、レジスタ１より読み出される乗
数を下位より１バイトずつ部分乗数として、演算回路６
へ送る。ここで、本実施例では、回路５が、先に演算回
路６へ送った部分乗数の上位４ピツトと、次に演算回路
６へ送る部分乗数の下位４ピット紮重複させるものとす
る。
数を数える。回路５は、レジスタ１より読み出される乗
数を下位より１バイトずつ部分乗数として、演算回路６
へ送る。ここで、本実施例では、回路５が、先に演算回
路６へ送った部分乗数の上位４ピツトと、次に演算回路
６へ送る部分乗数の下位４ピット紮重複させるものとす
る。
５桁シフトされた第２図のような乗数は、下位５桁が０
となる。そのため、下位から１バイトずつ部分乗数を作
成（〜で、被乗数と乗算を行なっても結果はＯとなる。
となる。そのため、下位から１バイトずつ部分乗数を作
成（〜で、被乗数と乗算を行なっても結果はＯとなる。
そこで、制御回路４は、カウンター３で数えらハた数を
基に、レジスタ１で正規化さハ、た乗数の上位３桁目よ
り１バイトずつの部分乗数を作成するよう回路５を制御
する。演算回路６では、送られた部分乗数と被乗数の乗
算を行い、その部分積を順次シフトさせながら加算して
、乗数と被乗数の積を求める。
基に、レジスタ１で正規化さハ、た乗数の上位３桁目よ
り１バイトずつの部分乗数を作成するよう回路５を制御
する。演算回路６では、送られた部分乗数と被乗数の乗
算を行い、その部分積を順次シフトさせながら加算して
、乗数と被乗数の積を求める。
本発明け、シフト回数と、省略できうる部分乗数の数を
対応させてやることにより、いかなる乗算回路において
も実施可能となる。
対応させてやることにより、いかなる乗算回路において
も実施可能となる。
ｆ０発明の効果
本発明により５ば、乗算回路において、部分積を求める
乗ｎを省略することによｐ１全体の演算時間を短縮する
ことができる。
乗ｎを省略することによｐ１全体の演算時間を短縮する
ことができる。
第１図は、本発明の一実施例である乗算制御方式を実施
するだめの乗算回路を示し、■は乗数シフトレジスタ、
２は被乗数シフトレジスタ、３はカウンター、４は制御
回路、５は部分乗数発生回路、６は演算Ｎ路をそれぞれ
示す。 第２図は、４バイトの乗数を示す。 甲ｒ′ｌｉ’ｊ〕・ン
するだめの乗算回路を示し、■は乗数シフトレジスタ、
２は被乗数シフトレジスタ、３はカウンター、４は制御
回路、５は部分乗数発生回路、６は演算Ｎ路をそれぞれ
示す。 第２図は、４バイトの乗数を示す。 甲ｒ′ｌｉ’ｊ〕・ン
Claims (1)
- 浮動小数点表示された乗数を、桁移動させた分だけ、前
記乗数の最下桁に続けて”０”を挿入し々から正規化し
、その正規化された乗数を部分乗数に分割し、各部分乗
数と、前記被乗数との乗算を行なって部分積を求め、そ
の部分積を加算しながら、前記乗数と前記被乗数との積
を求める乗算回路において、正規化の際に乗数の桁移動
量を数える手段を設け、その乗数の最下桁に続く“０”
の数を知り、そのパ０″′に対応する部分乗数と被乗数
の乗算を省略することを特徴とする乗算制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2531683A JPS59151237A (ja) | 1983-02-17 | 1983-02-17 | 乗算制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2531683A JPS59151237A (ja) | 1983-02-17 | 1983-02-17 | 乗算制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59151237A true JPS59151237A (ja) | 1984-08-29 |
Family
ID=12162586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2531683A Pending JPS59151237A (ja) | 1983-02-17 | 1983-02-17 | 乗算制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151237A (ja) |
-
1983
- 1983-02-17 JP JP2531683A patent/JPS59151237A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860001433B1 (ko) | Rom을 사용하여 10진 승산을 수행하는 데이터 프로세서 | |
| JPH0368416B2 (ja) | ||
| JPH0113130B2 (ja) | ||
| US4797849A (en) | Pipelined vector divide apparatus | |
| JPH022171B2 (ja) | ||
| US5721697A (en) | Performing tree additions via multiplication | |
| JPS59151237A (ja) | 乗算制御方式 | |
| GB1053686A (ja) | ||
| JPH02165327A (ja) | 除算方式 | |
| JPS60247735A (ja) | １０進乗算回路 | |
| JPS60181834A (ja) | １０進演算処理装置 | |
| JP3259116B2 (ja) | パイプライン型除算処理装置 | |
| JP2650209B2 (ja) | 乗算装置 | |
| JPH03256117A (ja) | 乗算器 | |
| JPS60108932A (ja) | 十進演算処理装置 | |
| SU805304A1 (ru) | Устройство дл вычислени сумм произведений | |
| JPS6136250B2 (ja) | ||
| JPH0368415B2 (ja) | ||
| JPS6259811B2 (ja) | ||
| JPH02284225A (ja) | 演算処理装置 | |
| JPH09269939A (ja) | 並列演算器およびそれを用いたデジタル・シグナル・プロセッサ | |
| JPS60258643A (ja) | 除算装置 | |
| JPS582940A (ja) | 浮動小数点演算回路 | |
| JPS57750A (en) | Decimal arithmetic system | |
| JPS61169934A (ja) | ビツト列デ−タの演算結果のレジスタ内格納方法 |