JPS60258643A - 除算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は中央処理装置の演算装置における除算装置に関
する。

〔従来技術〕

本発明は、既に出願されている「除算装置」（特願昭５
５−１１５５３２号）を基にしている。

前記装置は、除数の逆数の近似値を用いる乗算を基本と
した方式で、１回の繰シ返しで複数ビットの商を誤差な
くめることができる。従って、実行時間が固定であり、
演算の管理も容易である。

また、同じく除数の逆数の近似値を用い乗算を基本とす
る収束型除算に比して９乗算に使用する乗算器の能力の
影響を受けにくいなどの利点もある。

〔発明が解決しようとする問題点〕

ところが、前記装置を／’？イゾライン方式の中央処理
装置の演算装置に使用すると、除数が００場合に近似逆
数が定義できなくなシ、アルゴリズム上１乗算器の桁あ
ぶれを発生し障害状態となる。

従って、演算を中止する必要があり、演算制御とパイプ
ライン制御とを分離している場合は不都合が多い。

本発明の目的は、前記欠点を解決すべく、除数が０の場
合にも演算を中止することなく実行できる除算装置を提
供することにある。

〔問題点を解決するための手段〕

本発明は被除数と除数とから商をｇ進数でめる除算装置
において、除数の近似逆数をめる手段と、前記除数が０
０とき前記近似逆数を０にする手段と、前記除数と前記
近似逆数の積から補正除数をめる除数補正手段と、前記
被除数に前記近似逆数を乗じて１番目の部分剰余Ｒ１を
める乗算手段と、１番目の部分剰余Ｒを四捨五入して仮
布Ｐｉをめる丸め手段と、前記ｉ番目の部分剰余Ｒｉか
ら前記補正除数と前記ｉ番目の仮布Ｐ１との積を減じた
差を１倍して１＋１番目の部分剰余Ｒ１＋１をめる部分
除算手段と、前記部分剰余Ｒｉ＋１の正負に応じて前記
仮布Ｐ１からＯ又は１を減じた値の法ｇの上値を商の上
位から１桁目とする商補正手〔発明の原理〕 本発明は以下の原理から成シ立っている。なお。

前記既出願の「除算装置」との重複箇所については説明
は省略する。

簡単のため、正の被除数Ｎと正の除数りについて除算を
行い、ＮとＤは予め正規化されているものとする。商ｑ
は次式（１）で表わされる。

ｑ　＝６　（０＜ｑ＜ｇ　）　（１） Ｄの逆数の近似値Ｔを次式（２）を満足するように選ぶ
。

式（１）の分子２分母にＴを乗じ、　Ｒ，＝Ｎ−Ｔ　、
　Ｃ＝Ｄ−Ｔと置くと次式（３）が得られる。

１ ｑ＝　−（３） に れによシ式（１）の除算を逆数の近似値Ｔを乗じること
によ９１式（３）の除算に変換したことを意味する。

式（２）よシ、Ｃ＝１＋δであり１式（３）は次のよう
に変形される。

Ｒ１＝ｑ−Ｃ （４） ＝ｑ・（１＋δ） Ｒ１を四捨五入した値をＰｌとし商ｑに対する最初の近
似商である。

Ｐ１＝〔Ｒ１＋医〕。　−（５） 〔〕ｏはガウスの記号である。

すると Ｉｑ’−ｐ、　ｌ　＜　１　（６） となる。（証明は証明１として後述。）Ｐ、を近似商と
した際の剰余Ｒ２を次式（７）で定義する。

Ｒ２＝（Ｒ１−Ｐ、・Ｃ）・ｇ（７） Ｒ２に対する商をｑ２とす・ると１両辺をＣで割って次
式（８）を得る。

ｑ２＝（ｑ−ｐ、）・ｇ（８） ここで式（６）より式（９）を得る。

１ｑ２１＜ｇ　（９） これは、商ｑ２の絶対値がｇの範囲内であることを示し
ている。

一般化して、剰余Ｒｉの商Ｑｉの近似商Ｐｉは、Ｒｉを
四捨五入してめ以下を得る。

ｐ　１　＝ＣＲｒ　＋　２　）。　αＱＲ４＝（Ｊ−４
Ｐｔ−ｔ・Ｃ）・ｇ　αやＲ１″ｑ、−ｃ　（２） ただしＱ”Ｑｌとする。

式α力と弐α埠から次式（２）を得る。

ｑ　、＝　（Ｑｉ−１ｐ、−１）・ｇ　（２）式（６）
と同様に（証明は証明１に同じ）。

Ｉｑ４、−ｐ、−１ｌ＜＋　０４ より次式（ト）を得る。

１ｑ３１＜ｇ　（ロ） ここで補正近似商Ｑｉを以下に定義する。

Ｑｉ＝８１−１・ｇ＋Ｐｉ−８ｉ　◇ＱＳ　については
以下に従う。

［Ｓ−１＝０ （ｓ、　＝　０　（Ｒｉ＋１　〉０のとき）Ｑ乃（５ｉ
−＝　ｉ　（ＲＩ＋、＜０のとき）すると ０＜Ｑ４＜ｇ　６樽 となる。（証明略） 次に１式（８）と式０１を連続して変形して次式〇燵を
得る。

弐〇時に従ってに桁までＱ、をめる。

弐〇つと成員から を得る。

０く旺・ｇ＋ｑＫ＋＋＜ｇ　（２り より（証明略）弐〇〇にて、に桁の商が捷る。

式０時よりＱｌの加算は桁上げを発生せず、各桁独立で
即ち連接により商がめられる。

【証明１） 式（５）と式（４）から。

Ｐｌ−［ｑ＋ｑ・δ＋　）ａ　（ハ） とおく。式（２）よりεは次の範囲にある。

０〈さく１　（ハ） 以上から ＝η又はη−１ 故に、Ｉｑｐ、ｌ＜ｉ　＠ （証明終） 以下余日 〔実施例〕 第１図に本発明による除算回路の一実施例を示す。デー
タは１６進１桁として扱い、商は１桁ずつ得る。即ちｌ
　ｇ＝１６である。

第２図は第１図の部分商算出補正回路１１を詳細に示し
たものである。第３図は部分商の補正条件を示し、第４
図は除算ルーノのタイムチャートである。

第１図の除算回路は乗算器を中心に構成され。

被乗数レジスターと乗数レジスタ３の内容の積がマルチ
プライア８及びキャリセーブアダー９を経ン゛ て、中間積をしＩメタ４とレジスタ５で受け取９゜フル
アダー１０を経てレジスタ６に積を得る。

以後の説明は除算動作を含めて行う。

第１図において、除算回路の入力される被除数Ｎ及び除
数りは正規化されているとする。除数りはレジスタ２に
セットされ、近似逆数Ｔをめるため逆数テーブル１２を
索引する。その際、逆数テーブル１２は、除数Ｄ＝Ｏに
対して近似逆数Ｔ＝Ｏとなるように設定されている。

除数りはレジスタ２から被乗数レジスターに入力され、
前述によシ得られた近似逆数Ｔは乗数レジスタ３にセッ
トされる。除数りと近似逆数Ｔぽ乗算され、レジスタ６
に積Ｃ＝　Ｄ−Ｔを得る。

除数ＤＫ続いて、被除数Ｎが被乗数レジスターに入力さ
れ、近似逆数Ｔと乗算される。剰余Ｒ１＝Ｎ−Ｔ　がレ
ジスタ６に得られると同時に、それ迄レジスタ６に保持
されていた積Ｃの値は、被乗数レジスターに１桁左シフ
トした形で戻され。

以後、積Ｃの値は被乗数レジスターに常駐する。

積Ｃの値はＣ・１６となる。

レジスタ６に剰余Ｒ４がまると、その符号、整数部、及
び小数点以下１ビツトが部分商算出補正回路１１に入力
される。部分商算出補正回路１１の詳細は第２図に示し
ている。

第２図を参照して１部分商算出アダー２３によシ剰余Ｒ
９の小数点以下が四捨五入されて補正前の部分商Ｐ、が
作成される。部分商ｐ、はレジスタ１　１ ２１に保存されると同時に、インバータ２６を通してア
ダー２４によシ負に変換される。−Ｐ、は第１図の乗数
レジスタ３に移送され２次の除算ループにはいる。

剰余Ｒ，の符号はフリップフロップ２２にセットされる
。フリップフロップ２２は部分商の補正に使用される。

補正は１回遅れで実施され９次の剰余Ｒ，＋、がレジス
タ６にまった時点で行われる。

そのときまでレジスタ２１及びフリ、ｆフロップ２２の
内容は保存されている。部分商の補正は部分商補正ラダ
ー２５で行われ１部分商補正アダー２５の一方の入力に
はレジスタ２１が入力され。

他方の入力には４人力セレクタ２７が前置されている。

４人力セレクタ２７はフリップフロップ２２及び剰余Ｒ
１−Ｈの符号で選択され、それぞれ式０ＱのＳ、−１と
Ｓ、に対応している。そして２選択条件を第３図に示す
。

このようにしてまった補正部分商Ｑｉは第１図の商を収
集するレジスタ７に移送される。レジスタ７では部分商
補正アメ−２５から補正部分商Ｑ。

が最下位桁に入力される。その際、以前の内容は左に１
桁シフトされる。

第４図を参照して、除算ループについて述べる。

前述の剰余Ｒｉはレジスタ６から左に１桁シフトした形
でキャリセーブアダー９に戻される。そして。

部分商算出補正回路１１で作成された一Ｐ、は乗数レジ
スタ３に移送され、被乗数レジスタ１に常駐しているＣ
・１６と乗算される。演算結果である剰余ＲＨ−１ハ、
レジスタ４．レジスタ５．及びフルアダー１０を経由し
てレジスタ６にセットされる。剰余Ｒ１＋、は下記で表
わされ１式Ｈに対応する。

Ｒ１＋　１　””　（ＲＩ　Ｐ　ｔ・Ｃ）・１６以上の
過程を除算ループと呼び、に千１回のループでに桁の商
を得る請求められた商はレジスタ７に蓄積され、ストア
先にストアされる。

以上が本実施例の説明であるが、除数Ｄ＝Ｏの場合、Ｃ
＝０となる。もし、近似逆数Ｔ（ＯだとＲｉ＋１　＝１
６Ｒ。

よシ除算ループを°繰シ返し実行しているうちに乗算器
はオーバフローしてしまうことになる。乗算器のオーバ
フローは通常、障害として扱われる為。

除数−〇の場合は処理を中断する必要がある。

近年、大型計算機及び超大型計算機では、演算回路が専
用化しつつある。また、演算回路を含めて命令の実行が
バクイブラインで処理される傾向にあシ、パイプライン
を乱す要因の少ない制御方法が必要となる。その際、演
算回路の制御とｉｅイブラインの制御の制御主体が独立
している場合、前記の如く途中で演算を中断することは
・ぐイゾラインの乱れとなる。

通常、除数＝０の場合は演算例外となり、演算回路で積
極的に演算を実行する必要はない。しかし、演算例外の
有無にかかわらず実行時間が固定で命令の実行を終了す
るのがパイプライン装置では望ましい。また、もしベク
トル命令で除算をサポートするようになると、前記演算
例外の場合にもベクトル要素管理を乱さない必要がある
。本発明はこれを満たす。

〔発明の効果〕

以上説明してきたように２本発明によれば除数二〇の場
合にも演算を中止することなく、実行時間が固定で命令
の実行を終了することができる。

【図面の簡単な説明】

第１図は本発明による除算回路の一実施例を示し。 第２図は第１図における部分商算出補正回路のブロック
図。 第３図は部分商の補正条件を示した図。 第４図は除算ループのタイムヂャートである。 図中、１・・・被乗数レジスタ、２・・・乗数レジスタ
。 ３〜７・・レジスタ。 第２図

Claims (1)

1. 【特許請求の範囲】 １、被除数と除数とから商をｇ進数でめる除算装置にお
   いて、除数の近似逆数をめる手段と。 前記除数がＯのとき前記近似逆数をＯにする手段と、前
   記除数と前記近似逆数との積から補正除数をめる除数補
   正手段と、前記被除数に前記近似逆数を乗じて１番目の
   部分剰余Ｒ１をめる乗算手段と、ｉ番目の部分剰余Ｒ８
   を四捨五入して仮布Ｐ。 をめる丸め手段と、前記ｉ番目の部・分剰余Ｒ。 から前記補正除数と前記１番目の仮布Ｐ、との積を減じ
   た差をｇ倍してｉ＋１番目の部分剰余Ｒ１＋。 をめる部分除算手段と、前記部分剰余Ｒ，＋、の正負に
   応じて前記仮布Ｐ、から０又は１を減じた値の法ｇの主
   値を商の上位からｉ桁目とする商補正手段とを含むこと
   を特徴とする除算装置。