JPS582940A - 浮動小数点演算回路 - Google Patents
浮動小数点演算回路Info
- Publication number
- JPS582940A JPS582940A JP56100665A JP10066581A JPS582940A JP S582940 A JPS582940 A JP S582940A JP 56100665 A JP56100665 A JP 56100665A JP 10066581 A JP10066581 A JP 10066581A JP S582940 A JPS582940 A JP S582940A
- Authority
- JP
- Japan
- Prior art keywords
- mantissa
- exponent
- operand
- operator
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプロゲラＡＫよ抄制御され為浮動小数
点演算回路に関する。
点演算回路に関する。
従来のｉイクロプ四グラム御御による浮動小数点演算回
路を第１図に示すっ１は浮動小数点演算のマイクロプロ
グラムが格納される！イク胃プログラムメモリ（Ｍｉｃ
ｒｏ ＰｒｏｇｒａｍＭｏｍ・ｒｙ ）′である。マイ
ク−ブーグラムメモリＩＫは、一般Ｋ ＲＯＭ （′ｆ
Ｌｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）ＩＩＩ用される（
以下ＭＰＲＯＭと記す）。・２紘マイク胃プ胃ダツムシ
ーケンナ（Ｍｉｃｒ。
路を第１図に示すっ１は浮動小数点演算のマイクロプロ
グラムが格納される！イク胃プログラムメモリ（Ｍｉｃ
ｒｏ ＰｒｏｇｒａｍＭｏｍ・ｒｙ ）′である。マイ
ク−ブーグラムメモリＩＫは、一般Ｋ ＲＯＭ （′ｆ
Ｌｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）ＩＩＩ用される（
以下ＭＰＲＯＭと記す）。・２紘マイク胃プ胃ダツムシ
ーケンナ（Ｍｉｃｒ。
Ｐｒ軸ｒ繍Ｓ・−一・１１・ｔ、以下ＭＰ＆と記す）で
ある。
ある。
ＭＰ８２は主グーダラムからの演算命令によるマイタロ
ブ宵グツムの起動、および、ブーグラムＯ分岐等のジ−
タンス制御を行う、３は前記ＭＰＲＯＭＩから絖み出さ
れ九マイクロ命令が格納されるマイク−命令レジスタ（
Ｍｉｇｒ・Ｉｎ５ｔｒｕｃｔｉｏｎ Ｒ＠ｇｌｓｔ＠ｒ
、以下ＭＩ＆と記す）で参為、＜Ｆｉマイター命令から
の制御１号が伝達サレルコント四−ルパス（Ｃ・■ｔ「
・１ｌＢｕ・、以下Ｃ−ＢＵ８と配す）でＴｏゐ、５は
マイタープ胃ダラムによ動制御される仮数部演算用演算
器（以下ムＬＵと記す）、＠は指数部演算用演算器（以
下Ｅ−ムＬＵと記す）である、７は、被演算数、演算数
、演算結果が伝達されるデータパｘ （Ｄａｔａ Ｂｕ
ｓ、 １１下Ｄ−ＢＵ８と記す）である。
ブ宵グツムの起動、および、ブーグラムＯ分岐等のジ−
タンス制御を行う、３は前記ＭＰＲＯＭＩから絖み出さ
れ九マイクロ命令が格納されるマイク−命令レジスタ（
Ｍｉｇｒ・Ｉｎ５ｔｒｕｃｔｉｏｎ Ｒ＠ｇｌｓｔ＠ｒ
、以下ＭＩ＆と記す）で参為、＜Ｆｉマイター命令から
の制御１号が伝達サレルコント四−ルパス（Ｃ・■ｔ「
・１ｌＢｕ・、以下Ｃ−ＢＵ８と配す）でＴｏゐ、５は
マイタープ胃ダラムによ動制御される仮数部演算用演算
器（以下ムＬＵと記す）、＠は指数部演算用演算器（以
下Ｅ−ムＬＵと記す）である、７は、被演算数、演算数
、演算結果が伝達されるデータパｘ （Ｄａｔａ Ｂｕ
ｓ、 １１下Ｄ−ＢＵ８と記す）である。
ｓｌは被演算数の仮数部が格納される第１の仮数部レジ
スタ（ム−ＲＩＧ）、５２は演算数の仮数ｌｌｌが格納
される第２０仮数部レジスタ（Ｂ−ＲＥＧ）で１．６１
線被演算数の指数部が格＠ＩＬ亀阜第１の指数部レジス
タ（Ｃ−ＲＥＧ）、６２は被演算数の指数部が格納され
る第２０指数部レジスタ（Ｄ−ＲＩＧ）である、８はカ
ウンタであ抄。
スタ（ム−ＲＩＧ）、５２は演算数の仮数ｌｌｌが格納
される第２０仮数部レジスタ（Ｂ−ＲＥＧ）で１．６１
線被演算数の指数部が格＠ＩＬ亀阜第１の指数部レジス
タ（Ｃ−ＲＥＧ）、６２は被演算数の指数部が格納され
る第２０指数部レジスタ（Ｄ−ＲＩＧ）である、８はカ
ウンタであ抄。
乗・除算においては仮数部演算のく抄返し回数が、加・
減算においては指数部−景（術合わせ）ルビ８社仮数部
の符号（Ｏ；正、ｌ；負）部である。フィールドＸは指
数部である。フィールドＰＩ （１−１，＋、 ６）は
仮数部フィールドであム即ち、この形式で表わされる浮
動小数点は。
減算においては指数部−景（術合わせ）ルビ８社仮数部
の符号（Ｏ；正、ｌ；負）部である。フィールドＸは指
数部である。フィールドＰＩ （１−１，＋、 ６）は
仮数部フィールドであム即ち、この形式で表わされる浮
動小数点は。
土（ＰＩ ＸＩ ６−’十Ｆ２ｘ１６−町１＋−＋Ｆ６
Ｘ１１１−）ｘ ｌｅ （Ｘ−＠ ４ ） の意味をもつ。
Ｘ１１１−）ｘ ｌｅ （Ｘ−＠ ４ ） の意味をもつ。
第１ＩＩ、第２図を参照して従来の浮動小数点演算−路
ＯＳＳを説明すＡｏ まず、加減算の場合Ｏ動作を第３図（ａ） Ｋ示す７費
−チャードを参照して説明する。浮動小数点加減算は、
舎ピッ）０重みを一致させて計算する必要があ−１その
丸めに璋数部の大きさが違う場合には、小さ一方のデー
タの仮数部を右４ビツトシフトし、指数部Ｋｌを加える
操作を指数ｌｌｌが一致するまで行う。但し、この操作
が６ａを越えると仮数部−０となるので、それ以上は行
わ倉い。第ｓ＠ｈ＞は、被演算数をＡｕＸ１＠””−”
）＋Ｉｊ算ａｔＡ＊ ｘｘｓ（”−Ｐ’）として記述さ
れて−る。１１ず、被演算数０仮数部ム１．指数部ＸＩ
、演算数の仮数部ム２．指数部Ｘｓ、 ＃ 、 ＋ ｆ
Ｌ！ｔＬＡ−ａｇｅｓ １． Ｃ−ＲＥＧ ６１ 。
ＯＳＳを説明すＡｏ まず、加減算の場合Ｏ動作を第３図（ａ） Ｋ示す７費
−チャードを参照して説明する。浮動小数点加減算は、
舎ピッ）０重みを一致させて計算する必要があ−１その
丸めに璋数部の大きさが違う場合には、小さ一方のデー
タの仮数部を右４ビツトシフトし、指数部Ｋｌを加える
操作を指数ｌｌｌが一致するまで行う。但し、この操作
が６ａを越えると仮数部−０となるので、それ以上は行
わ倉い。第ｓ＠ｈ＞は、被演算数をＡｕＸ１＠””−”
）＋Ｉｊ算ａｔＡ＊ ｘｘｓ（”−Ｐ’）として記述さ
れて−る。１１ず、被演算数０仮数部ム１．指数部ＸＩ
、演算数の仮数部ム２．指数部Ｘｓ、 ＃ 、 ＋ ｆ
Ｌ！ｔＬＡ−ａｇｅｓ １． Ｃ−ＲＥＧ ６１ 。
Ｂ−ＲＩＧ ＄２． ｎ−ａｇｏ ６２ Ｋ格納される
。
。
次に仮数部の各ピッ）０重みを一致させる友めＣ−Ｂ罵
Ｇ６１からＤ−ＢＥＧ＠２．卸ち被演算数の指数部から
演算数の＃数ＳがＥ−ムＬＵ＠にようて引かれる。この
引かれ友結果が、Ｄ−ＢＵ８７をｉｌｄしてカウンタ８
に格納される。そして。
Ｇ６１からＤ−ＢＥＧ＠２．卸ち被演算数の指数部から
演算数の＃数ＳがＥ−ムＬＵ＠にようて引かれる。この
引かれ友結果が、Ｄ−ＢＵ８７をｉｌｄしてカウンタ８
に格納される。そして。
仁の★ウンタｌｌ０ＩｌｌがＯＫなるまで、小さい方の
指数１８６仮数郁−右へ４ビツトずつシフトされる。こ
の手順によりて、演算数、被演算数の重みが一致すると
、仮数部どうしの演算（加算１に＊杜減算）がムＬＵＩ
において行われる。
指数１８６仮数郁−右へ４ビツトずつシフトされる。こ
の手順によりて、演算数、被演算数の重みが一致すると
、仮数部どうしの演算（加算１に＊杜減算）がムＬＵＩ
において行われる。
次に１乗除算の場合の動作を第３ＷＪ（ｂ）に示すフロ
チャートを参照して説明する。まず、加減算の場合と同
様に被演算数の仮数部ム＋、Ｎ数部Ｘ１．演算教の仮数
部ムよ、指数＠Ｘ、−がそれぞれ人−ＲＥＧ５１．Ｃ−
ＲＥＧ６１．Ｂ、ＢＥＧ５！。
チャートを参照して説明する。まず、加減算の場合と同
様に被演算数の仮数部ム＋、Ｎ数部Ｘ１．演算教の仮数
部ムよ、指数＠Ｘ、−がそれぞれ人−ＲＥＧ５１．Ｃ−
ＲＥＧ６１．Ｂ、ＢＥＧ５！。
Ｄ−ＢＥＧ＠２ に格納される０次に、Ｃ−ＲＥＧ６１
とＤ−ＲＥＧ６２の演算、即ち乗算の場合には指数部の
加算、除算の場合に社減算がＥ−ＡＬＵ６膚行われ、０
４Ｅ０６１に格納される。次に、カウンタ８に加算シフ
ト、または、減算シフトの回数が格納さ′れる０本例で
は１．仮数部２４ビツトとしている０でカウンタには２
４（１６進表示で１８）が格納される。乗算・除算のア
ルゴリズムについては１周知であるので詳述しない。
とＤ−ＲＥＧ６２の演算、即ち乗算の場合には指数部の
加算、除算の場合に社減算がＥ−ＡＬＵ６膚行われ、０
４Ｅ０６１に格納される。次に、カウンタ８に加算シフ
ト、または、減算シフトの回数が格納さ′れる０本例で
は１．仮数部２４ビツトとしている０でカウンタには２
４（１６進表示で１８）が格納される。乗算・除算のア
ルゴリズムについては１周知であるので詳述しない。
以上説明しえように従来の浮動小数点演算−路には１乗
・陳算時の〈抄返し演算回数、を友は、加・減算時の桁
合わせシフト回数の制御にはカウンタが必要であった。
・陳算時の〈抄返し演算回数、を友は、加・減算時の桁
合わせシフト回数の制御にはカウンタが必要であった。
しかも、ＡＬＵが動作していゐとき［、Ｅ−ＡＬＵは動
作せず、或いは、ｍｅ−ＡＬＵが動作しているときはＡ
ＬＵは動作していなか５え、従うて、カウンタ、及び。
作せず、或いは、ｍｅ−ＡＬＵが動作しているときはＡ
ＬＵは動作していなか５え、従うて、カウンタ、及び。
このカウンタを制御するための制御回路が必要と′＆艶
回路が複雑に＆る。を九、ムＬＵとＥ−ＡＬＵが有効に
動作していないという欠点があっ九。
回路が複雑に＆る。を九、ムＬＵとＥ−ＡＬＵが有効に
動作していないという欠点があっ九。
本発明は、仮数部用演算器、指数部用演算器を制御する
ためのマイター命令が、仮数部制御フィールドと擢歇郁
制御フィールドとを持ち１マイク、−命令で同時に、独
立に！つの演算器を制御で暑るようにする。そして、指
数部用演算器が１乗・加算Ｋかける〈抄返し演算回数、
を先は、加・液算時Ｋかける楕合わせシフト回数をカウ
ントする浮動小数点演算回路を提供することを目的とす
る。
ためのマイター命令が、仮数部制御フィールドと擢歇郁
制御フィールドとを持ち１マイク、−命令で同時に、独
立に！つの演算器を制御で暑るようにする。そして、指
数部用演算器が１乗・加算Ｋかける〈抄返し演算回数、
を先は、加・液算時Ｋかける楕合わせシフト回数をカウ
ントする浮動小数点演算回路を提供することを目的とす
る。
以下１本発明ｏｎ―小数点演算回路を一実施例により詳
細ＫＩ！明すＪｌ、。
細ＫＩ！明すＪｌ、。
第４ＷＩは本実施例の浮動小数点演算回路Ｏブａツタ図
である。第１１１における符号と同符号を付し九回路、
儒号纏は同一〇ものを示し、その説明は省略す為。この
浮動小数点演算回路が第１−に示しえ従来例と異なると
ころは、カウンタ部８が除かれたところである。第５図
には。
である。第１１１における符号と同符号を付し九回路、
儒号纏は同一〇ものを示し、その説明は省略す為。この
浮動小数点演算回路が第１−に示しえ従来例と異なると
ころは、カウンタ部８が除かれたところである。第５図
には。
本実施例におけるマイクロ命令の形式とＡＬＵＭ。
Ｅ−ムＬＵ６の制御方式が示される。９１はＡＬＵ制御
フィールドである。９２はＥ−ＡＬＵの制御フィールド
である。９３はオペランド部である。
フィールドである。９２はＥ−ＡＬＵの制御フィールド
である。９３はオペランド部である。
矢ＩＩｌはムＬＵ制御フィールド９１がムＩ、Ｕ５ ｔ
−制御することを示し、矢線ｍはＥ−ムＬＵ制御フィー
ルド會２がＥ−ＡＬＵ６を制御することを示す。
−制御することを示し、矢線ｍはＥ−ムＬＵ制御フィー
ルド會２がＥ−ＡＬＵ６を制御することを示す。
本実施例において、第５図に示しえようにマイク回命令
を構成することＫより、１マイクロ命令で同時に、独立
に２つの演算器（ムＬＵ５゜Ｅ−ムＬＵ６）が制御され
る。
を構成することＫより、１マイクロ命令で同時に、独立
に２つの演算器（ムＬＵ５゜Ｅ−ムＬＵ６）が制御され
る。
次に１本実施例の浮動小数点演算動作を説明する。
第６図伽）は加減算を奥行する場合のフローチャートで
ある。第３ＷＪＫ示し九７習−チヤードと同様に、被演
算数は幻×１．（ｘ＋−ｘａ）、演算数はル×１６（ｘ
ａ−′４）で表わされる。まず、被演算数Ｏｆ数部Ａ
Ｉ、指数部］１［１，演算数の仮数部ん、指数部ｋがそ
れぞれＡ−ａｇｏｓｌ。
ある。第３ＷＪＫ示し九７習−チヤードと同様に、被演
算数は幻×１．（ｘ＋−ｘａ）、演算数はル×１６（ｘ
ａ−′４）で表わされる。まず、被演算数Ｏｆ数部Ａ
Ｉ、指数部］１［１，演算数の仮数部ん、指数部ｋがそ
れぞれＡ−ａｇｏｓｌ。
Ｃ−ＲＩＧ＠ １． ｎ−ａｇｏｓ ｚ、 Ｄ−ＲＥＧ
６２ Ｋ格納される。次Ｅ Ｃ−ＢＩＧ４５１とＤ−Ｒ
ＥＧ６２の内容。
６２ Ｋ格納される。次Ｅ Ｃ−ＢＩＧ４５１とＤ−Ｒ
ＥＧ６２の内容。
即ち被演算数の指数部Ｘｓと演算数の指数部Ｘ２との大
小が比較される。そして９両指数部の差がとられ、結果
は小さい方の指数部が格納されてい友レジスタに格納さ
れる。仮ＫＤ−ＲＥＧ＠２に４１Ｉ納され丸とする。こ
の差が仮数部の重み一致の丸めのシフト−数である。以
下、 Ｄ４ＥＧ６２の内容が罵−ムＬＵ・で１引かれる
ととＫＡＬ０５において１重みの小さ一仮数部が４ビツ
ト右シフトされる。Ｅ−ムＬｔＪＩＩ Ｋおける減算指
示の制御とムＬ０５における４ビツト、右シフトの制御
は、第Ｓ−に示しえように、１つのマイク胃命令Ｏ１！
行によ９行われる。この結果、Ｓの動作は同時に行われ
る。仁の動作が、Ｄ−ＲＥＧ６２の内容が０Ｋ１ｋｋ重
で繰抄返される０以上り手１１によって、演算数、被演
算数の重みが一致すると、仮数部どうしの加算ま九は減
算が行われ為、崗実際には４ビツト右シフトしえ結果が
ＯＫなることがあるが、このときは重み一致の動作は中
止される。
小が比較される。そして９両指数部の差がとられ、結果
は小さい方の指数部が格納されてい友レジスタに格納さ
れる。仮ＫＤ−ＲＥＧ＠２に４１Ｉ納され丸とする。こ
の差が仮数部の重み一致の丸めのシフト−数である。以
下、 Ｄ４ＥＧ６２の内容が罵−ムＬＵ・で１引かれる
ととＫＡＬ０５において１重みの小さ一仮数部が４ビツ
ト右シフトされる。Ｅ−ムＬｔＪＩＩ Ｋおける減算指
示の制御とムＬ０５における４ビツト、右シフトの制御
は、第Ｓ−に示しえように、１つのマイク胃命令Ｏ１！
行によ９行われる。この結果、Ｓの動作は同時に行われ
る。仁の動作が、Ｄ−ＲＥＧ６２の内容が０Ｋ１ｋｋ重
で繰抄返される０以上り手１１によって、演算数、被演
算数の重みが一致すると、仮数部どうしの加算ま九は減
算が行われ為、崗実際には４ビツト右シフトしえ結果が
ＯＫなることがあるが、このときは重み一致の動作は中
止される。
次に１乗除算の場合の動作を第６図（ｂ）に示すツー−
チャートを参照して説明する。まず、加減算の場合と同
様に被演算数の仮数部Ａ ｓ 、指数部ＸＩ、演算数の
仮数部Ａｚ、指数部ＸＬがそれぞれム−ＲＥＧ５１．
Ｃ−ＲＥＧ６１． Ｂ−ＲＥＧ５２゜Ｄ−ＲＥＧ＠１！
に格納されゐ０次に１両仮数部がＯであるかどうか判定
され、０の場合にはそれなりめ処置がとられるがこれは
本フローチャートには示されていない０次に９乗算の場
合ＫＲ指数ＩＩＯ加算、除算の場合には減算が行われゐ
。
チャートを参照して説明する。まず、加減算の場合と同
様に被演算数の仮数部Ａ ｓ 、指数部ＸＩ、演算数の
仮数部Ａｚ、指数部ＸＬがそれぞれム−ＲＥＧ５１．
Ｃ−ＲＥＧ６１． Ｂ−ＲＥＧ５２゜Ｄ−ＲＥＧ＠１！
に格納されゐ０次に１両仮数部がＯであるかどうか判定
され、０の場合にはそれなりめ処置がとられるがこれは
本フローチャートには示されていない０次に９乗算の場
合ＫＲ指数ＩＩＯ加算、除算の場合には減算が行われゐ
。
この結果がＣ−ＲＥＧ６１に格納される。次Ｋ。
Ｄ−ＲＢＧｓｓｚ ｅｃ加算シフト、ま九は減糞タフＦ
Ｏ１ｌ数が格納される。本例では、仮数部！４ビットと
しているのでＤ−ＲＢＧ６２には！４（１６進数で１８
）が格納される。以下９乗・除算アルボ呼ズ五に従って
、Ｄ−ＲＥＧ６２の内容が。
Ｏ１ｌ数が格納される。本例では、仮数部！４ビットと
しているのでＤ−ＲＢＧ６２には！４（１６進数で１８
）が格納される。以下９乗・除算アルボ呼ズ五に従って
、Ｄ−ＲＥＧ６２の内容が。
Ｅ−真ＬＵ６でｘｆ）つ減算され、この内容がＯＫなっ
たところで乗・除算が終了する。
たところで乗・除算が終了する。
以上、一実施例をあげ０本発明の浮動小数点演算ｌ路を
詳述した６本発明の浮動小数点演算回路によれば、ａ未
使用されていたカウンタが陳かれ、 ＊＋ン夕とこのカ
ウンタの制御回路が必要でなくな抄ハード量が従来に比
較して少なくなる。また、これに伴い、マイクロ命令に
よゐ制御も簡単に表る。また、ｌｖイクロ命令によ抄ム
ＬＵ、及び、Ｅ−ＡＬＵを同時に、独立に制御できる九
め、２つのＡＬＵが有効に利用され演算時間が短縮され
す。
詳述した６本発明の浮動小数点演算回路によれば、ａ未
使用されていたカウンタが陳かれ、 ＊＋ン夕とこのカ
ウンタの制御回路が必要でなくな抄ハード量が従来に比
較して少なくなる。また、これに伴い、マイクロ命令に
よゐ制御も簡単に表る。また、ｌｖイクロ命令によ抄ム
ＬＵ、及び、Ｅ−ＡＬＵを同時に、独立に制御できる九
め、２つのＡＬＵが有効に利用され演算時間が短縮され
す。
第１ＩＩは従来の浮動小数点演算回路のプ田印澹
ツタ図、第２ＷＩＪは浮動小数点１で一例、第３図（ａ
）ｌ）はそれぞれ従来の演算回路の加減算。 乗除算の動作７ｏ−チャートである。第４図は一実麿例
のメブｅ／扇−９第５図は本奥施例て使用されｂマイク
ロ命令の構成図、第６開−）、−）はそれすれ−実施例
の演算ｌ銘の加減算１乗除算の動作７ｗ−チャートであ
るつ１−マイタ田プ曹グラムメモリ ｉ−仮数部演算用演算器 ＄１−第１０仮数部レジスタ ５２−第２の仮数部レジスタ ６−指数部演算用演算器 ６１−第１の指数部レジスタ ６２−第２の指数部レジスタ ９１′−ムＬＵ制御フィールド ９２−Ｅ−ＡＬＵ制御フィールド （）３１７） 代理人 倉珊士 則近憲佑（ほか１名
） 第１図 第 ２ 図 第 ３ 図 第４図 第５図 第６図 −２（
）ｌ）はそれぞれ従来の演算回路の加減算。 乗除算の動作７ｏ−チャートである。第４図は一実麿例
のメブｅ／扇−９第５図は本奥施例て使用されｂマイク
ロ命令の構成図、第６開−）、−）はそれすれ−実施例
の演算ｌ銘の加減算１乗除算の動作７ｗ−チャートであ
るつ１−マイタ田プ曹グラムメモリ ｉ−仮数部演算用演算器 ＄１−第１０仮数部レジスタ ５２−第２の仮数部レジスタ ６−指数部演算用演算器 ６１−第１の指数部レジスタ ６２−第２の指数部レジスタ ９１′−ムＬＵ制御フィールド ９２−Ｅ−ＡＬＵ制御フィールド （）３１７） 代理人 倉珊士 則近憲佑（ほか１名
） 第１図 第 ２ 図 第 ３ 図 第４図 第５図 第６図 −２（
Claims (1)
- 主プロダラムからＯ演算命令によ抄起動される浮動小数
点演算マイク四プログラムが格納される！イターグ冑グ
ラムメモリと、被演算数Ｏ仮数部を保持する第１の仮数
部レジスタと、演算数の仮数部を保持す１第２の仮数部
レジスタと、前記第１．及び、第２の仮数部レジスタの
内容が入力され、前記マイタ賞プーダラ五によ抄仮数部
演算が実行される仮数部演算用演算器と、被演算数の指
数部を保持する＄１の指数部レジスタと、演算数の指数
部を保持する第２の指数部レジスタと、前記第１．及び
、第！Ｏ摺数部レジスタの内容が入力され前記マイタ胃
プ冒グラムによ炒指数部の演算が奥行される指数部演算
用演算器とを具備し、前記マイクロプログラムは指数部
制御フィールドと仮数部制御フィールドとを持ち、ｌマ
イクロ命令で岐記２つの演算器を同時に、独立に制御す
るマイクロ命令からから構成され１乗除算における仮数
部演算の＜ａ返し回数、加減算Ｋ＞いては指数部−款の
ための仮数部シフト回数が前記第１．ｔえは、第２の指
数部レジスタのどちらか一方に格納され、前記くり返し
回数、ｔたは、シフト回数のカウントが前記指数部演算
用演算器で行われることを特徴とした浮動小数点演算回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100665A JPS582940A (ja) | 1981-06-30 | 1981-06-30 | 浮動小数点演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56100665A JPS582940A (ja) | 1981-06-30 | 1981-06-30 | 浮動小数点演算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582940A true JPS582940A (ja) | 1983-01-08 |
Family
ID=14280077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56100665A Pending JPS582940A (ja) | 1981-06-30 | 1981-06-30 | 浮動小数点演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582940A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63282799A (ja) * | 1987-04-28 | 1988-11-18 | 富士通テン株式会社 | 処理装置 |
-
1981
- 1981-06-30 JP JP56100665A patent/JPS582940A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63282799A (ja) * | 1987-04-28 | 1988-11-18 | 富士通テン株式会社 | 処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7236995B2 (en) | Data processing apparatus and method for converting a number between fixed-point and floating-point representations | |
| JP4418578B2 (ja) | 第１、第２、第３オペランドに浮動小数点演算を適用するためのデータ処理装置および方法 | |
| JP3418460B2 (ja) | 倍精度除算回路および方法 | |
| KR19990013698A (ko) | 연산방법 및 연산장치 | |
| EP0067667A2 (en) | Data processing system | |
| US4468748A (en) | Floating point computation unit having means for rounding the floating point computation result | |
| US4405992A (en) | Arithmetic unit for use in data processing systems | |
| EP0063361A2 (en) | Correction circuit for approximate quotient | |
| US4996660A (en) | Selection of divisor multipliers in a floating point divide circuit | |
| JP2020071642A (ja) | 演算処理装置及びその制御方法 | |
| JP2511527B2 (ja) | 浮動小数点演算器 | |
| JPH01302425A (ja) | 浮動小数点加減算回路 | |
| JPS582940A (ja) | 浮動小数点演算回路 | |
| JP2010218197A (ja) | 浮動小数点積和演算装置、浮動小数点積和演算方法、及び浮動小数点積和演算用プログラム | |
| JP3691538B2 (ja) | ベクトルデータ加算方法及びベクトルデータ乗算方法 | |
| JP3517162B2 (ja) | 除算・開平演算装置 | |
| JPS63254525A (ja) | 除算装置 | |
| EP0137525A2 (en) | Arithmetic unit in data processing system with bit-extension circuitry | |
| JP2903529B2 (ja) | ベクトル演算方式 | |
| JPS63310019A (ja) | デ−タ処理装置 | |
| JP2005128907A (ja) | 演算装置の制御方法、演算装置、並びに、そのプログラムおよび記録媒体 | |
| JP3100868B2 (ja) | 浮動小数点数のための算術演算装置 | |
| JPH0383126A (ja) | 浮動小数点乗算器 | |
| JPS60245046A (ja) | ロジカルシフト演算回路 | |
| JPS63280330A (ja) | 浮動小数点加減算装置 |