JPS63310019A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS63310019A JPS63310019A JP62145568A JP14556887A JPS63310019A JP S63310019 A JPS63310019 A JP S63310019A JP 62145568 A JP62145568 A JP 62145568A JP 14556887 A JP14556887 A JP 14556887A JP S63310019 A JPS63310019 A JP S63310019A
- Authority
- JP
- Japan
- Prior art keywords
- data
- point arithmetic
- fixed
- block
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000013500 data storage Methods 0.000 claims 1
- 230000005856 abnormality Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、固定小数点と浮動小数点の両方の演算を行な
う演算回路のだめのデータ処理装置に関するものである
。
う演算回路のだめのデータ処理装置に関するものである
。
従来の技術
従来のデータ処理装置としては例えばＡＭＤ社のムＭ２
９３００シリーズのユーザーズマニュアルに示されてい
る。第４図は、この従来のデータ処理装置のブロック図
を示すものであり、１１は記憶手段、１２は固定小数点
の算術論理手段（以下ムＬＵと略す。）、１３は浮動小
数点演算手段（以下ＦＰと略す。）、１４は固定小数点
の乗算手段（以下ＭＵＬ）である。１６は、ムＬＵ１２
とＦＰｌ ３およびＭＵＬ１４の出力を選択するセレク
タである。
９３００シリーズのユーザーズマニュアルに示されてい
る。第４図は、この従来のデータ処理装置のブロック図
を示すものであり、１１は記憶手段、１２は固定小数点
の算術論理手段（以下ムＬＵと略す。）、１３は浮動小
数点演算手段（以下ＦＰと略す。）、１４は固定小数点
の乗算手段（以下ＭＵＬ）である。１６は、ムＬＵ１２
とＦＰｌ ３およびＭＵＬ１４の出力を選択するセレク
タである。
以上のように構成された従来のデータ処理装置において
は、記憶手段１１に格納されたデータが固定小数点のデ
ータと思われる場合は、ＡＬＵ１２又はＭＵＬ１４を用
いる。また、浮動小数点データと思われる場合はＦＰｌ
３を用い、これらは、ユーザーがプログラムにより制
御していた。
は、記憶手段１１に格納されたデータが固定小数点のデ
ータと思われる場合は、ＡＬＵ１２又はＭＵＬ１４を用
いる。また、浮動小数点データと思われる場合はＦＰｌ
３を用い、これらは、ユーザーがプログラムにより制
御していた。
又、第４図のデータ処理装置以外でもポインタ演算部で
は整数データを用い、数値演算部では浮動小数点データ
を取り扱う。従って、これらをプログラムで制御しそれ
ぞれ同じ記憶手段に格納する事はしばしば用いられてい
る。
は整数データを用い、数値演算部では浮動小数点データ
を取り扱う。従って、これらをプログラムで制御しそれ
ぞれ同じ記憶手段に格納する事はしばしば用いられてい
る。
次に、記憶手段に格納されたデータ形式として、今日主
流となっているＩＥＥＥのフォーマットを次に示す。第
３図は３２ピツトの浮動小数点のデータ形式を示し、０
から２２ビツトまでは仮数部（以下Ｆと略す）、２３か
ら３０ビツトマでは指数部（以下Ｅと略す）、３１ビツ
トは符号ビット（以下Ｓと略す）を示す。
流となっているＩＥＥＥのフォーマットを次に示す。第
３図は３２ピツトの浮動小数点のデータ形式を示し、０
から２２ビツトまでは仮数部（以下Ｆと略す）、２３か
ら３０ビツトマでは指数部（以下Ｅと略す）、３１ビツ
トは符号ビット（以下Ｓと略す）を示す。
ここでＥ＝ＯかつＦ＝Ｏは真零、ＩＣ＝ＯかつＦ＋Ｏは
非正規化数、Ｑ（Ｅ（２５５は正規化数、ＩＣ＝２５６
かつＦ＝Ｏは無限大、Ｅ＝２５５かつＦ嫉ｏは非数を表
わす。整数または固定小数点データの格納方式としては
下位０ビツトを浮動小数点データと同一とし、上位の余
ったビットは、入力した整数又は固定小数点データの最
上位ビットを符号延長した型で入力する。
非正規化数、Ｑ（Ｅ（２５５は正規化数、ＩＣ＝２５６
かつＦ＝Ｏは無限大、Ｅ＝２５５かつＦ嫉ｏは非数を表
わす。整数または固定小数点データの格納方式としては
下位０ビツトを浮動小数点データと同一とし、上位の余
ったビットは、入力した整数又は固定小数点データの最
上位ビットを符号延長した型で入力する。
発明が解決しようとする問題点
しかしながら上記のような構成では、プログラムのまち
がえで記憶手段に格納された整数値（又は固定小数点デ
ータ）を、浮動小数点ブロックでの演算データとして用
いた場合、そのまま演算が行なわれ、意味のないデータ
が浮動小数点演算ブロックから出力され、記憶手段に格
納される。これらの過程はユーザーには知る事が出来ず
、まちがった演算を続けてしまうという問題を有してい
た。
がえで記憶手段に格納された整数値（又は固定小数点デ
ータ）を、浮動小数点ブロックでの演算データとして用
いた場合、そのまま演算が行なわれ、意味のないデータ
が浮動小数点演算ブロックから出力され、記憶手段に格
納される。これらの過程はユーザーには知る事が出来ず
、まちがった演算を続けてしまうという問題を有してい
た。
本発明はかかる点に鑑み、整数値データと浮動小数点デ
ータの取り扱いを明確にするためデータ処理装置を提供
することを目的とする。
ータの取り扱いを明確にするためデータ処理装置を提供
することを目的とする。
問題点を解決するための手段
本発明に、浮動小数点演算ブロックと浮動小数点演算形
式の仮数部と等しいか、それ以下のデータ幅をもつ固定
小数点演算ブロックと、前記浮動小数点演算ブロックと
前記固定小数点演算ブロックが共有する記憶手段を有す
る演算回路において、前記浮動小数点演算ブロックから
の出力とともに、指数部にすべて１を入力する変換手段
と、前記浮動小数点演算ブロック内に指数部がすべて１
である事を判断する判断手段を有するデータ処理装置で
ある。
式の仮数部と等しいか、それ以下のデータ幅をもつ固定
小数点演算ブロックと、前記浮動小数点演算ブロックと
前記固定小数点演算ブロックが共有する記憶手段を有す
る演算回路において、前記浮動小数点演算ブロックから
の出力とともに、指数部にすべて１を入力する変換手段
と、前記浮動小数点演算ブロック内に指数部がすべて１
である事を判断する判断手段を有するデータ処理装置で
ある。
作用
固定小数点演算ブロックから出力された、整数または固
定小数点データを浮動小数点演算ブロックで用いる浮動
小数点フォーマットの仮数部ビットに格納し、変換手段
により、指数部にあたるビットをすべて１とする。記憶
手段に格納された整数あるいは固定小数点データを浮動
小数点演算ブロックで用いた場合、入力されたデータの
指数部がすべて１である事を判断する判断手段により、
フラグ等の異常を知らせる信号を発生させることが可能
となり、又この判断手段の出力を、固定小数点演算ブロ
ックの出力と、浮動小数点演算ブロックの出力を入力す
るセレクターの制御信号とし、判断手段が固定小数点デ
ータと判断した時は、固定小数点演算ブロックの出力を
、セレクターの出力とし、浮動小数点データと判断した
時は、浮動小数点演算ブロックの出力をセレクターの出
力とする。
定小数点データを浮動小数点演算ブロックで用いる浮動
小数点フォーマットの仮数部ビットに格納し、変換手段
により、指数部にあたるビットをすべて１とする。記憶
手段に格納された整数あるいは固定小数点データを浮動
小数点演算ブロックで用いた場合、入力されたデータの
指数部がすべて１である事を判断する判断手段により、
フラグ等の異常を知らせる信号を発生させることが可能
となり、又この判断手段の出力を、固定小数点演算ブロ
ックの出力と、浮動小数点演算ブロックの出力を入力す
るセレクターの制御信号とし、判断手段が固定小数点デ
ータと判断した時は、固定小数点演算ブロックの出力を
、セレクターの出力とし、浮動小数点データと判断した
時は、浮動小数点演算ブロックの出力をセレクターの出
力とする。
実施例
第１図は本発明の第１の実施例におけるデータ処理装置
のブロック図を示すものである。第１図において、１は
浮動小数点演算ブロック、２は固定小数点演算ブロック
、３は指数部データがすべて１であることを判断する判
断手段、４は指数部データをすべて１とする変換手段、
６は固定小数点演算ブロック２及び浮動小数点演算ブロ
ック１が共有する記憶手段、６は固定小数点演算ブロッ
ク１と浮動小数点演算ブロック２及び記憶手段５間のデ
ータのやりとりを行なうデータバスを示す。
のブロック図を示すものである。第１図において、１は
浮動小数点演算ブロック、２は固定小数点演算ブロック
、３は指数部データがすべて１であることを判断する判
断手段、４は指数部データをすべて１とする変換手段、
６は固定小数点演算ブロック２及び浮動小数点演算ブロ
ック１が共有する記憶手段、６は固定小数点演算ブロッ
ク１と浮動小数点演算ブロック２及び記憶手段５間のデ
ータのやりとりを行なうデータバスを示す。
以上のように構成された本実施例のデータ処理装置につ
いて、以下その動作を説明する。固定小数点演算ブロッ
ク２の出力を記憶手段５に格納する場合、変換手段４に
より、指数部データをすべて１とする。つまり第３図に
示されだＩＥＥＫの３２ビット浮動小数点形式によると
、２３がら３０ピツトのｘ＝ｙｙｌＩ となり、固定小
数点ブロック２の出力を０から２２の仮数部ビットに最
下位ビットをＯビットとして記憶手段５に格納する。
いて、以下その動作を説明する。固定小数点演算ブロッ
ク２の出力を記憶手段５に格納する場合、変換手段４に
より、指数部データをすべて１とする。つまり第３図に
示されだＩＥＥＫの３２ビット浮動小数点形式によると
、２３がら３０ピツトのｘ＝ｙｙｌＩ となり、固定小
数点ブロック２の出力を０から２２の仮数部ビットに最
下位ビットをＯビットとして記憶手段５に格納する。
この様に格納された固定小数点データをユーザーがまち
がえて浮動小数点演算ブロックで使用した場合、指数部
がすべて１である事を判断する判断手段３により、異常
を示すフラグの出力信号７が生成される。
がえて浮動小数点演算ブロックで使用した場合、指数部
がすべて１である事を判断する判断手段３により、異常
を示すフラグの出力信号７が生成される。
又、固定小数点演算ブロック２からのデータをデータバ
ス６を通じ、浮動小数点演算ブロック１へ入力演算を行
なった場合も、同様に、異常フラグ７を生成する事がで
きる。
ス６を通じ、浮動小数点演算ブロック１へ入力演算を行
なった場合も、同様に、異常フラグ７を生成する事がで
きる。
以上の様に、本実施例によれば、固定小数点演算ブロッ
ク２の出力とともに指数部に１を入力する変換手段４と
、指数部がすべて１であることを判断する判断手段３を
設けることにより、固定小数点データを浮動小数点演算
ブロック１で演算をした場合に異常を知らせるフラグ７
を生成することができる。又、浮動小数点演算ブロック
１のデータフォーマットがＩＩＮＮＣのフォーマットに
従っていた場合、指数部がすべて１ならば非数を表わす
こととなり、フラグを生成するーことができる。
ク２の出力とともに指数部に１を入力する変換手段４と
、指数部がすべて１であることを判断する判断手段３を
設けることにより、固定小数点データを浮動小数点演算
ブロック１で演算をした場合に異常を知らせるフラグ７
を生成することができる。又、浮動小数点演算ブロック
１のデータフォーマットがＩＩＮＮＣのフォーマットに
従っていた場合、指数部がすべて１ならば非数を表わす
こととなり、フラグを生成するーことができる。
この時、判断手段３は、浮動小数点演算ブロック１内に
、もとから存在しており、ハードウェアを増加させる事
にはならない。
、もとから存在しており、ハードウェアを増加させる事
にはならない。
第２図は本発明の第２の実施例を示すデータ処理装置の
ブロック図である。同図において、１は浮動小数点演算
ブロック、２は固定小数点演算ブロック、３は判断手段
、４は指数部データにすべて１を入力する変換手段、６
は記憶手段、６はデータバス、７は判断手段３からの出
力信号で、以上は第１図の構成と同様なものである。第
１図の構成と異なるのは、判断手段３の出力信号子を、
固定小数点演算ブロック２及び浮動小数点演算ブロック
１の出力のセレクタ８の制御信号としている点である。
ブロック図である。同図において、１は浮動小数点演算
ブロック、２は固定小数点演算ブロック、３は判断手段
、４は指数部データにすべて１を入力する変換手段、６
は記憶手段、６はデータバス、７は判断手段３からの出
力信号で、以上は第１図の構成と同様なものである。第
１図の構成と異なるのは、判断手段３の出力信号子を、
固定小数点演算ブロック２及び浮動小数点演算ブロック
１の出力のセレクタ８の制御信号としている点である。
前記のように構成された第２の実施例のデータ処理装置
について以下その動作を説明する。記憶手段６に格納さ
れたデータを、データバス６を通じて、固定小数点演算
ブロック２及び浮動小数点演算ブロック１に入力する。
について以下その動作を説明する。記憶手段６に格納さ
れたデータを、データバス６を通じて、固定小数点演算
ブロック２及び浮動小数点演算ブロック１に入力する。
ここで記憶手段６に格納されたデータは、固定小数点デ
ータの場合、指数部がすべて１であり、浮動小数点デー
タの場合は、指数部がすべて１という値は取らないとす
る。各ブロックに入力され演算後のデータは、判断手段
３により、指数部のデータがすべて１だと判断された場
合には、セレクタ８により、固定小数点演算ブロック２
からの出力をデータバス６に出力する。その他の場合に
は浮動小数点演算ブロック１からの出力をセレクタ８は
出力する。
ータの場合、指数部がすべて１であり、浮動小数点デー
タの場合は、指数部がすべて１という値は取らないとす
る。各ブロックに入力され演算後のデータは、判断手段
３により、指数部のデータがすべて１だと判断された場
合には、セレクタ８により、固定小数点演算ブロック２
からの出力をデータバス６に出力する。その他の場合に
は浮動小数点演算ブロック１からの出力をセレクタ８は
出力する。
以上の様に、本実施例によれば、判断手段３の出力信号
７を固定小数点演算ブロック２及び浮動小数点演算ブロ
ック１の出力のセレクタ８の制御信号とする事により、
固定小数点データの演算が浮動小数点データの演算かを
ユーザーは気にすることなく実行できる。
７を固定小数点演算ブロック２及び浮動小数点演算ブロ
ック１の出力のセレクタ８の制御信号とする事により、
固定小数点データの演算が浮動小数点データの演算かを
ユーザーは気にすることなく実行できる。
なお、第１の実施例において２は固定小数点演算ブロッ
クとしたがポインタ演算ブロックとして整数データを扱
ってもよい。
クとしたがポインタ演算ブロックとして整数データを扱
ってもよい。
発明の詳細
な説明したように、本発明によれば、ユーザーが、固定
小数点演算データ又はポインタ演算部からの整数データ
を、まちがって浮動小数点演算部で演算させた場合、異
常を示すフラグを生成することができる。
小数点演算データ又はポインタ演算部からの整数データ
を、まちがって浮動小数点演算部で演算させた場合、異
常を示すフラグを生成することができる。
又、固定小数点データと浮動小数点データの演算をユー
ザーは気にする事なく行なう事もできる。
ザーは気にする事なく行なう事もできる。
このデータ処理装置で用いるデータフォーマットとして
は、浮動小数点データとして指数部がすべて１の場合を
除いているが、ＩＩＣＥＥのフォーマットでは、それは
、非数を表わすため、除いても影響はないと考えられる
。
は、浮動小数点データとして指数部がすべて１の場合を
除いているが、ＩＩＣＥＥのフォーマットでは、それは
、非数を表わすため、除いても影響はないと考えられる
。
第１図は本発明における一実施例のデータ処理装置のブ
ロック図、第２図は本発明の他の実施例のデータ処理装
置のブロック図、第３図は３２ビット浮動小数点のＩＫ
ＫＥのフォー４ツトの説明図、第４図は従来のデータ処
理装置のブロック図である。 １・“°°゛浮動小数点演算ブロック、２・・・−・・
固定小数点演算ブロック、３・・・・・・判断手段、４
・・・・変換手段、５・・・・・・記憶手段、６・・・
・・データバス、７・・・・・出力信号、８・・・・・
・セレクタ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 第４図
ロック図、第２図は本発明の他の実施例のデータ処理装
置のブロック図、第３図は３２ビット浮動小数点のＩＫ
ＫＥのフォー４ツトの説明図、第４図は従来のデータ処
理装置のブロック図である。 １・“°°゛浮動小数点演算ブロック、２・・・−・・
固定小数点演算ブロック、３・・・・・・判断手段、４
・・・・変換手段、５・・・・・・記憶手段、６・・・
・・データバス、７・・・・・出力信号、８・・・・・
・セレクタ。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図 第４図
Claims (2)
- （１）浮動小数点演算ブロックと、固定小数点演算ブロ
ックと、この固定小数点演算ブロックと前記浮動小数点
演算ブロックとが共有するデータ記憶手段を備え、前記
固定小数点演算ブロックは浮動小数点演算形式の仮数部
に等しいかそれ以下のデータ幅を有しその固定小数点演
算の指数部データビットに１を代入出力する変換手段を
有し、且つ前記浮動小数点演算ブロック内の指数部が全
て１である事を判断する判断手段を有することを特徴と
するデータ処理装置。 - （２）固定小数点演算ブロックと変換手段の出力を一方
の入力とし、浮動小数点演算ブロックの出力を他方の入
力とするセレクタを有し、このセレクタの制御を判断手
段の出力により行なう事を特徴とする特許請求の範囲第
１項記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145568A JPS63310019A (ja) | 1987-06-11 | 1987-06-11 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62145568A JPS63310019A (ja) | 1987-06-11 | 1987-06-11 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63310019A true JPS63310019A (ja) | 1988-12-19 |
Family
ID=15388127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62145568A Pending JPS63310019A (ja) | 1987-06-11 | 1987-06-11 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63310019A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02239323A (ja) * | 1989-01-27 | 1990-09-21 | Hughes Aircraft Co | レジスタ論理演算ユニット |
| US6055648A (en) * | 1997-06-03 | 2000-04-25 | Justsystem Corp. | Method and apparatus for recovering the computing error, and a computer-readable recording medium for storing the program for executing the method |
-
1987
- 1987-06-11 JP JP62145568A patent/JPS63310019A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02239323A (ja) * | 1989-01-27 | 1990-09-21 | Hughes Aircraft Co | レジスタ論理演算ユニット |
| US6055648A (en) * | 1997-06-03 | 2000-04-25 | Justsystem Corp. | Method and apparatus for recovering the computing error, and a computer-readable recording medium for storing the program for executing the method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10207693A (ja) | 浮動小数点演算ユニット | |
| JPH0644225B2 (ja) | 浮動小数点丸め正規化回路 | |
| JPH02294820A (ja) | 浮動小数点数演算処理装置および演算処理方法 | |
| Hickmann et al. | A parallel IEEE P754 decimal floating-point multiplier | |
| EP0529101B1 (en) | Floating-point dividing circuit | |
| US5247471A (en) | Radix aligner for floating point addition and subtraction | |
| US4405992A (en) | Arithmetic unit for use in data processing systems | |
| JPS63310019A (ja) | デ−タ処理装置 | |
| EP0326006B1 (en) | Format converting circuit for numeric data | |
| EP0543024B1 (en) | Divider | |
| Hull et al. | Specifications for a variable-precision arithmetic coprocessor | |
| EP0780759A1 (en) | Elimination of math overflow flag generation delay in an alu | |
| EP0137526B1 (en) | Arithmetic unit in data processing system with exponent overflow/underflow detection | |
| JPS6133539A (ja) | 浮動小数点演算装置 | |
| US7243119B1 (en) | Floating point computing unit | |
| JPS63254525A (ja) | 除算装置 | |
| JPH0216632A (ja) | 固定小数点数−浮動小数点数変換回路 | |
| JP4428778B2 (ja) | 演算装置及び演算方法並びに計算装置 | |
| JPS5960637A (ja) | 浮動小数点演算装置 | |
| JP3522387B2 (ja) | パイプライン演算装置 | |
| Ercegovac et al. | On-line scheme for normalizing a 3-D vector | |
| JPS6126135A (ja) | 浮動小数点デ−タ変換回路 | |
| JPS582940A (ja) | 浮動小数点演算回路 | |
| JPH0413734B2 (ja) | ||
| JPS6116325A (ja) | 浮動小数点演算方式 |