JP3517162B2 - 除算・開平演算装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、浮動小数点演算器
の除算・開平演算装置に係り、特に除算・開平演算装置
の高速化に関する。

【０００２】

【従来の技術】近年、三次元グラフィックスを扱うソフ
トウェアが増加するのに伴い、その座標計算などにおい
てｓｑｒｔ（ｙ／ｘ）といった演算がよく用いられ、除
算・開平演算装置を用いて実際の演算が行われる。

【０００３】図２は従来の除算・開平演算装置の構成例
を示したブロック図である。ここでは、基数２の商デジ
ット集合｛−１，０，＋１｝を使用し、部分剰余演算手
段として桁上げ保存型加算器を用いた例を示している。
例えば、この除算・開平演算装置で、ｓｑｒｔ（ｙ／
ｘ）を計算する場合、まず、ｙ／ｘなる除算を行った
後、その結果を開平する２段階の演算を行なう。

【０００４】セレクタ１は外部から入力される浮動小数
点形式のオペランドｙの仮数部データと先行の演算結果
の仮数部データのいずれかを入力オペランドとして選択
するセレクタである。このオペランドｙは、除算の場合
は被除数、開平の場合は被開平数に当たる。

【０００５】レジスタ２はセレクタ１の出力を保存する
レジスタである。

【０００６】アライナ３は、除算時は最上位に隠れビッ
トを付加し、開平時は最上位に隠れビットを付加した
後、指数部の偶数／奇数によって桁合わせを行う。

【０００７】セレクタ４はアライナ３の出力と桁上げ保
存型加算器５の出力のサム成分を保存するレジスタ６の
出力のいずれかを選択し桁上げ保存型加算器５のサム入
力ヘ入力するセレクタである。

【０００８】セレクタ１２は、ａｌｌ０と桁上げ保存型
加算器５の出力のキャリー成分を保存するレジスタ７の
出力のいずれかを選択して桁上げ保存型加算器５のキャ
リー入力ヘ入力するセレクタである。

【０００９】レジスタ１３は外部からの浮動小数点形式
の入力オペランドｘの仮数部を保存するレジスタであ
る。このオペランドｘは、除算の場合の除数にあたる。
開平の場合には使用されない。

【００１０】インバータ１４は前記セレクタ１６の出力
を反転させるためのインバータである。

【００１１】セレクタ１５は前記セレクタ１６の出力と
その反転、およびａｌｌ０の３つの入力のうちーつを商
選択回路８から出力される予測された商デジットに応じ
て出力するセレクタである。予測された商が−１の場合
にはセレクタ１６の出力が、＋１の場合にはセレクタ１
６の出力の反転が、そして０の場合にはａｌｌ０がそれ
ぞれ選択される。

【００１２】セレクタ１６は実行する演算が除算か開平
かに応じて、除算時にはレジスタ１３の出力を、開平時
にはルートマルチプル生成回路１１の出力を出力するセ
レクタである。

【００１３】桁上げ保存型加算器５には前記セレクタ
４、セレクタ１２およびセレクタ１５の出力が入力さ
れ、それらを加算することにより部分剰余をサム成分と
キャリー成分の形で出力する。また、商選択回路８が予
測した商デジットが入力されているのは、その商デジッ
トが＋１の場合には最下位のキャリー入力に１を入力し
減算を行なうためのものである。

【００１４】レジスタ６、７はそれぞれ前記桁上げ保存
型加算器のサム成分出力とキャリー成分出力を保存する
ためのレジスタである。

【００１５】商選択回路８は桁上げ保存型加算器５の出
力のうち、基数によって定まる一定幅の上位ビットを入
力とし、前記商デジット集合の中から商デジットを予測
する回路である。

【００１６】レジスタ９、１０は商選択回路８の出力に
従って、冗長二進形式で商を保存するためのレジスタで
ある。レジスタ９には商の正成分が、レジスタ１０には
商の負成分がそれぞれ保存される。

【００１７】商選択回路８の出力が＋１の場合はレジス
タ９の該当ビットに１、レジスタ１０の該当ビットに０
が、−１の場合はレジスタ９の該当ビットに０、レジス
タ１０の該当ビットに１が、０の場合はレジスタ９、１
０の該当ビットにともに０がそれぞれ保存される。

【００１８】ルートマルチプル生成回路１１は前記レジ
スタ９、１０の出力から、開平演算時の除数にあたるル
ートマルチプルを生成する回路である。

【００１９】桁上げ型加算器１７は、商の正成分である
レジスタ９の出力から、商の負成分であるレジスタ１０
の出力を減算することによって、冗長二進形式の商から
非冗長二進形式の商へ変換するための加算器である。

【００２０】正規化回路１８は前記桁上げ伝搬型加算器
１７の出力を正規化するための回路である。

【００２１】レジスタ１９は前記正規化回路１８の出力
を保存するためのレジスタである。

【００２２】レジスタ２０は商選択回路８が出力する商
デジットを一旦保存するレジスタである。

【００２３】まず、先行して行われる除算では、レジス
タ２に被除数のｙの仮数部データがセレクタ１を通して
入力されると共に、レジスタ１３に除数のｘの仮数部デ
ータが入力される。被除数のｙの仮数部データはアライ
ナ３に入力され、隠れビットを付加した後、セレクタ４
を通って桁上げ保存型加算器５に入力される。

【００２４】最初の演算において、商選択回路８は商と
して＋１を予測するため、セレクタ１５はインバータ１
４により極性反転した除数ｘを選択し、これがセレクタ
１６を通して桁上げ保存型加算器５に入力される。又、
最下位からは桁上げ１が入力される。

【００２５】その後、桁上げ保存型加算器５は、上記入
力データに基づいて最初の加算を行い、その結果から得
られるサム成分とキャリー成分をレジスタ６とレジスタ
７に保存すると共に、これらサム成分とキャリー成分を
セレクタ４、１２を通して入力する。

【００２６】同時に、商選択回路８は桁上げ保存型加算
器５のサム成分とキャリー成分より次の商デジットを予
測し、それにより、セレクタ１５の切り替えを制御す
る。

【００２７】又、商選択回路８が予測した商は、＋１で
あれば、レジスタ９の該当ビットに１、レジスタ１０の
該当ビットに０が、−１であれば、レジスタ９の該当ビ
ットに０、レジスタ１０の該当ビットに１が、０であれ
ば、レジスタ９、１０の該当ビットに０がそれぞれ保存
される。

【００２８】セレクタ１５は、商選択回路８により予測
された商が−１であれば、除数ｘをそのまま、＋１であ
ればインバータ１４により極性反転されたものを選び、
０であれば、ａｌｌ０を選ぶ。セレクタ１５によって選
択されたデータは桁上げ保存型加算器５に入力される。

【００２９】その後、桁上げ保存型加算器５は、上記入
力データに基づいて２回目の加算を行い、その結果から
得られるサム成分とキャリー成分をレジスタ６とレジス
タ７に保存すると共に、これらサム成分とキャリー成分
をセレクタ４、１２を通して入力する。

【００３０】同時に、商選択回路８は桁上げ保存型加算
器５のサム成分とキャリー成分より次の商デジットを予
測し、それにより、セレクタ１５の切り替えを制御す
る。

【００３１】商選択回路８が予測した商が＋１、−１、
０のいずれかにより、レジスタ９、レジスタ１０の該当
ビットに上記した値を保存する。

【００３２】上記のような除算動作が循環的に行われ、
所定の桁数の商が得られると、桁上げ保存型加算器５の
演算動作は終了し、レジスタ９、１０に最終的な除算結
果である商の正成分と同負成分が冗長二進数形式で保存
される。

【００３３】桁上げ伝搬加算器１７は、冗長二進数形式
の商の正成分と同負成分を演算して、非冗長二進数形式
の商を求める。この非冗長二進数形式の商は正規化回路
１８によって正規化され、これがセレクタ１を通してレ
ジスタ２に保存され、次の開平演算に使用される。

【００３４】次の開平演算では、レジスタ２に保存され
た正規化された非冗長二進数形式のｙ／ｘの仮数部デー
タが、アライナ３に入力される。アライナ３は隠れビッ
トの付加を行った後、ｙ／ｘの別途得られた指数部が奇
数か偶数かにより、ｙ／ｘの仮数部の桁を合わせる動作
を行ない、得られた結果（仮数部データ）をセレクタ４
を通して桁上げ保存型加算器５に入力する。 桁上げ保
存型加算器５が最初に加算を行う際には、＋１を商に選
択して加算を行うことにより、最初の開平演算を進め、
その結果得られるサム成分とキャリー成分はレジスタ
６、７に保存された後、セレクタ４、１２を通して、桁
上げ保存型加算器５に入力される。

【００３５】商選択回路８は桁上げ保存型加算器５のサ
ム成分とキャリー成分から次の商デジットを予測する。

【００３６】商選択回路８により予測された商は＋１で
あれば、レジスタ９の該当ビットに１、レジスタ１０の
該当ビットに０が、−１であれば、レジスタ９の該当ビ
ットに０、レジスタ１０の該当ビットに１が、０であれ
ば、レジスタ９、１０の該当ビットに０がそれぞれ保存
される。

【００３７】その後、レジスタ９、１０に書き込まれた
商の正成分と負成分はルートマルチプル生成回路１１に
入力される。ルートマルチプル生成回路１１は、入力さ
れたこれら商の正成分と負成分から中間結果を作成し、
この中間結果よりルートマルチプルを得て、これをセレ
クタ１６経由で、セレクタ１５に入力する。

【００３８】桁上げ保存型加算器５は、入力されるサム
成分とキャリー成分及びルートマルチプルを用いて次の
加算を行ない、その結果得られるサム成分とキャリー成
分をレジスタ６、７に保存した後、セレクタ４、１２を
通して桁上げ保存型加算器５に入力する。

【００３９】商選択回路８は桁上げ保存型加算器５のサ
ム成分とキャリー成分により次の商を予測し、予測した
商が＋１、−１、０のいずれかにより、レジスタ９、レ
ジスタ１０の該当ビットに上記した値を保存する。レジ
スタ９、１０に保存された商の正成分と負成分はルート
マルチプル生成回路１１に入力される。

【００４０】ルートマルチプル生成回路１１は入力され
たこれら商の正成分と負成分から中間結果を作成し、こ
の中間結果よりルートマルチプルを得て、これをセレク
タ１６経由で、セレクタ１５に入力する。その後、桁上
げ保存型加算器５は次の開平演算を行う。

【００４１】このような開平演算動作が循環的に行われ
て所定の桁数の商が得られると、桁上げ保存型加算器５
の演算動作は終了し、レジスタ９、１０に最終的な開平
演算結果である商の正成分と負成分が冗長二進数形式で
保存される。

【００４２】桁上げ伝搬加算器１７は、冗長二進数形式
の商の正成分と負成分を演算して非冗長二進数形式の商
を求める。

【００４３】正規化回路１６は非冗長二進数形式の商を
正規化する。正規化された商は仮数部なので、別途演算
された指数部と纏められてレジスタ１９に保存され、こ
れがｓｑｒｔ（ｙ／ｘ）の演算結果として、出力され
る。

【００４４】

【発明が解決しようとする課題】上記した従来の除算・
開平演算装置では、ｙ／ｘの除算と、その演算結果を入
力にした開平演算を連続して行なうことで所望の結果を
得ることができる。しかし、このような商を冗長二進数
形式で保存する方式を採用した除算・開平演算装置で
は、商をレジスタ９、１０に符号付き冗長二進数の形で
保存し、演算終了後に桁上げ伝搬型加算器１７により通
常の非冗長二進数形式のデータに変換した後、正規化回
路１８による正規化を行なって、商若しくは平方根を得
るのが一般的である。

【００４５】それ故、上記のようにｙ／ｘの結果を次の
開平演算の入力とする場合にも、一度、桁上げ伝搬型加
算器１７による非冗長二進数表現化、正規化回路１８に
よる正規化を行なった結果を再度入力データとして桁上
げ保存型加算器５に取り込むことになるため、次の開平
演算の開始までに時間がかかるという問題があり、これ
が演算の高速化を阻んでいるという問題があった。

【００４６】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、除算とそれに続
けて行われる開平演算を高速に行なうことができる除算
・開平演算装置を提供することである。

【００４７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、浮動小数点の除算及び浮
動小数点の開平演算を行うための部分剰余を演算する演
算手段を有し、前記除算及び開平演算により得られる商
及び平方根を符号付き冗長二進形式で保存する除算・開
平演算装置において、外部より入力した除数及び被除数
を用いて前記除算を先行して行ない、その結果得られる
前記符号付き冗長二進形式で保存される商の正部分と同
負成分を前記の部分剰余演算手段の入力データとして次
の開平演算を直ちに開始することにある。

【００４８】請求項２の発明の特徴は、前記除算結果で
ある符号付き冗長二進形式で保存されている商の正成分
と同商の負成分を反転した反転部分を、前記除算結果の
指数部及び前記入力除数及び前記入力被除数とから求め
たシフト量だけシフトした後、これら商と最下位へのキ
ャリーデータを前記部分剰余演算手段に入力することに
より、前記商の正成分から負成分を減算した結果に対し
て開平演算を行なうことにある。

【００４９】請求項３の発明の特徴は、前記部分剰余演
算手段として桁上げ保存型加算器を用いることにある。

【００５０】請求項４の発明の特徴は、前記部分剰余演
算手段として冗長二進加算器を用いることにある。

【００５１】請求項５の発明の前記被除数は１である。

【００５２】上記発明により、先行して、例えばｙ／ｘ
の除算が行われると、その演算結果である商の正の部分
と負の部分が、冗長二進数形式で得られる。この冗長二
進数形式の商の正の部分と負の部分を非冗長二進数形式
に変換することなく、そのままの形で、次のｓｑｒｔ
（ｙ／ｘ）を求める開平演算の入力として用いる。これ
により、従来必要であった先行の除算結果を非冗長二進
数形式に変換して正規化する時間を省くことができ、こ
の分、開平演算を早く開始することができる。

【００５３】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の除算・開平演算
装置の一実施の形態を示したブロック図である。

【００５４】ここでは、基数２の商デジット集合｛−
１，０，＋１｝を使用し、部分剰余演算手段として桁上
げ保存型加算器を用いた例を示す。

【００５５】レジスタ４３は入力オペランド（ｙ）を一
旦保存し、レジスタ４４は入力オペランド（ｘ）を一旦
保存する。

【００５６】レジスタ２１は入力オペランド（ｙ）の仮
数部を一旦保存し、レジスタ４５は入力オペランド
（ｙ）の指数部を一旦保存する。

【００５７】レジスタ３１は入力オペランド（ｘ）の仮
数部を一旦保存し、レジスタ４６は入力オペランド
（ｘ）の指数部を一旦保存する。このオペランドｘは、
除算の場合の除数にあたる。開平の場合には使用されな
い。

【００５８】セレクタ２２は外部から入力されるオペラ
ンドの仮数部と先行の演算結果の仮数部のいずれかをオ
ペランド１として選択する。このオペランド１（ｙ）
は、除算の場合は被除数、開平の場合は被開平数に当た
る。

【００５９】アライナ２３、２４はシフト量検出器３２
の出力に応じて、入力されたオペランド仮数部をシフト
し隠れビットを追加した上で出力する回路である。

【００６０】セレクタ２５はアライナ２３の出力と桁上
げ保存型加算器２７の出力のサム成分を保存するレジス
タ２８の出力のいずれかを選択して桁上げ保存型加算器
２７のサム入力ヘ入力する。

【００６１】セレクタ２６は先行する除算開始時の入力
の場合にはａｌｌ０を、後続の開平演算開始時の入力の
場合にはアライナ２４の出力を、ループ動作中の場合に
はレジスタ２９の出力をそれぞれ選択する。

【００６２】インバータ３３は前記レジスタ３１の出力
を反転させるためのインバータである。

【００６３】セレクタ３５は実行する演算が除算か開平
かに応じて、除算時にはレジスタ３１の出力を、開平時
にはルートマルチプル生成回路３８の出力を選択する。

【００６４】セレクタ３４は前記セレクタ３５の出力と
その反転、およびａｌｌ０の３つの入力のうちーつを商
選択回路３０から出力される予測された商デジットに応
じて出力するセレクタである。ここで、予測された商が
−１の場合にはセレクタ３５の出力が、＋１の場合には
セレクタ３５の出力の反転が、そして０の場合にはａｌ
ｌ０がそれぞれ選択される。

【００６５】桁上げ保存型加算器２７には前記セレクタ
２５、セレクタ２６およびセレクタ３４の出力が入力さ
れ、それらを加算することにより部分剰余をサム成分と
キャリー成分の形で出力する。また、桁上げ保存型加算
器２７に商選択回路３０が予測した商デジットが入力さ
れているのは、その商デジットが＋１の場合には最下位
のキャリー入力に１を入力して減算を行なうためのもの
である。

【００６６】レジスタ２８、２９はそれぞれ前記桁上げ
保存型加算器２７のサム成分出力とキャリー成分出力を
保存するためのレジスタである。

【００６７】商選択回路３０は桁上げ保存型加算器２７
の出力のうち、基数によって定まる一定幅の上位ビット
を入力とし、前記商デジット集合の中から商デジットを
予測する回路である。

【００６８】レジスタ３６、３７は商選択回路３０の出
力に従って、冗長二進形式で商を保存するためのレジス
タである。レジスタ３６には商の正成分が、レジスタ３
７には商の負成分がそれぞれ保存される。

【００６９】商選択回路３０の出力が＋１の場合はレジ
スタ３６の該当ビットに１、レジスタ３７の該当ビット
に０が、−１の場合はレジスタ３６の該当ビットに０、
レジスタ３７の該当ビットに１が、０の場合はレジスタ
３６、３７の該当ビットに０がそれぞれ保存される。

【００７０】シフト量検出器３２は、先行する除算にお
ける除数データｘおよび被除数データｙの指数部および
仮数部を入力として、両仮数部の大小比較を行なうこと
により除算結果の正規化に必要なシフト量を求め、両指
数部から計算される除算結果の指数部と前記シフト量と
から、商レジスタ３６，３７からフィードバックされた
冗長二進形式の除算結果のシフト量を求めるための回路
である。

【００７１】ルートマルチプル生成回路３８は前記レジ
スタ３６、３７の出力から、開平演算時の除数にあたる
ルートマルチプルを生成する回路である。

【００７２】桁上げ伝搬型加算器３９は、商の正成分で
あるレジスタ３６の出力から、商の負成分であるレジス
タ３７の出力を減算することによって、冗長二進形式の
商から非冗長二進形式の商へ変換するための加算器であ
る。

【００７３】正規化回路４０は前記桁上げ伝搬型加算器
３９の出力を正規化するための回路である。

【００７４】レジスタ４１は前記正規化回路４０の出力
を保存するためのレジスタである。レジスタ４７は商選
択回路３０で予測された商デジットを一旦保存するレジ
スタである。

【００７５】次に本実施の形態の動作について説明す
る。本例はｓｑｒｔ（ｙ／ｘ）の計算を行なう除算・開
平演算装置である。ｓｑｒｔ（ｙ／ｘ）を計算する場
合、まず、除算ｙ／ｘを行って、その結果を開平演算す
る２段階の演算を行なう。

【００７６】まず、先行して行われる除算では、レジス
タ４３に被除数のｙが浮動小数点の形式で入力されると
共に、レジスタ４４に除数のｘが浮動小数点の形式で入
力される。

【００７７】まず、先行して除算が行われるが、この時
は、セレクタ２６はａｌｌ０を予測するように切り替わ
っており、ａｌｌ０がセレクタ２６を通して桁上げ保存
型加算器２７に入力される。

【００７８】当初、セレクタ２２は外部入力側に切り替
わっているため、被除数ｙの仮数部はセレクタ２２を通
ってアライナ２３に入力され、隠れビットを付加した上
で、セレクタ２５を通って桁上げ保存型加算器２７に入
力される。尚、当初、セレクタ２５はアライナ２３の出
力を選択するように切り替わっている。

【００７９】最初の演算において、商選択回路３０は、
商として＋１を予測するため、セレクタ３４はインバー
タ３３により極性反転した除数ｘを選択し、これがセレ
クタ３５を通して、桁上げ保存型加算器２７に入力され
る。尚、除算の時、セレクタ３５はレジスタ３１の出力
を選択するように切り替わっている。

【００８０】次に桁上げ保存型加算器２７は、上記した
入力データに基づいて最初の加算を行い、その結果から
得られるサム成分とキャリー成分をレジスタ２８とレジ
スタ２９に保存する。

【００８１】同時に、商選択回路３０は桁上げ保存型加
算器２７の出力であるサム成分とキャリー成分の上位ビ
ットより次の商デジットを予測し、それにより、セレク
タ３４の切替えを制御すると共に、商選択回路３０が予
測した商が、＋１の場合はレジスタ３６の該当ビットに
１、レジスタ３７の該当ビットに０が、−１の場合はレ
ジスタ３６の該当ビットに０、レジスタ３７の該当ビッ
トに１が、０の場合はレジスタ３６、３７の該当ビット
に０がそれぞれ保存される。

【００８２】その後、セレクタ２５、２６が内部ループ
側に切り替わり、上記したサム成分とキャリー成分がセ
レクタ２５、２６を通して桁上げ保存型加算器２７に入
力する。

【００８３】セレクタ３４は、予測された商デジットが
−１であれば、除数ｘを、＋１であればインバータ３３
により極性反転されたものを選択し、割り切れた場合は
ａｌｌ０を選択するように切り替わり、出力データが桁
上げ保存型加算器２７に入力される。

【００８４】これにより、桁上げ保存型加算器２７は、
上記入力データに基づいて２回目の加算を行い、その結
果から得られるサム成分とキャリー成分をレジスタ２８
とレジスタ２９に保存する。

【００８５】同時に、商選択回路３０は桁上げ保存型加
算器２７の出力のサム成分とキャリー成分より次の商デ
ジットを予測し、それにより、セレクタ３４の選択を切
り換える制御を行う。

【００８６】商選択回路３０が予測した商が＋１、−
１、０のいずれかにより、レジスタ３６、レジスタ３７
の該当ビットに上記した値を保存する。

【００８７】その後、これらサム成分とキャリー成分は
セレクタ２５、２６を通して桁上げ保存型加算器２７に
入力される。

【００８８】上記のような除算動作が循環的に行われ、
所定の桁数の商が得られると、桁上げ保存型加算器２７
の演算動作は終了し、レジスタ３６、３７に最終的な除
算結果である商の正成分と負成分が冗長二進数形式で保
存される。

【００８９】次の開平演算では、セレクタ２２は内部ル
ープ側を選択するように切り替わり、レジスタ３５は、
ルートマルチプル生成回路３８の出力を選択するように
切り替わる。

【００９０】これにより、レジスタ３６に保存されてい
る冗長二進数形式の商の正成分がセレクタ２２を通し
て、アライナ２３に入力されると共に、レジスタ３７に
保存されている冗長二進数形式の商の負成分がインバー
タ４２により極性変換されてアライナ２４に入力され
る。

【００９１】その前に、シフト量検出器３２は、先行す
る除算における除数データｘおよび被除数データｙの指
数部および仮数部を入力として、両仮数部の大小比較を
行なうことにより除算結果の正規化に必要なシフト量を
求め、両指数部から計算される除算結果の指数部と前記
シフト量とから、商レジスタ３６，３７からフィードバ
ックされた冗長二進形式の除算結果のシフト量を求め、
求めたシフト量をアライナ２３、２４に出力する。

【００９２】アライナ２３、２４は、シフト量検出器３
２の前記シフト量に応じて、入力される商正成分と極性
が反転した商の負成分の桁合わせを行ない、桁が合わさ
れた商の正成分と負成分が桁上げ保存加算器２７に入力
される。

【００９３】桁上げ保存加算器２７は、商の正成分から
商の負成分を減算して中間結果を出し、これに対して、
＋１を商に選択して最初の加算を行うことにより、最初
の開平演算を進め、その結果、得られるサム成分とキャ
リー成分をレジスタ２８、２９に保存する。

【００９４】その後、セレクタ２５、２６は内部ループ
側に切り替わり、レジスタ２８、２９に保存されたサム
成分とキャリー成分が桁上げ保存型加算器２７に入力さ
れる。

【００９５】この時、商選択回路３０は桁上げ保存型加
算器２７のサム成分とキャリー成分の上位ビットから次
の部分商を予測する。

【００９６】商選択回路３０は予測した商が＋１、−
１、０のいずれかにより、レジスタ３６、レジスタ３７
の該当ビットに上記した値を保存する。

【００９７】その後、レジスタ３６、３７に書き込まれ
た商の正成分と負成分はルートマルチプル生成回路３８
に入力される。ルートマルチプル生成回路３８は、入力
されたこれら商の正成分と負成分から中間結果を作成
し、この中間結果よりルートマルチプルを得て、これを
セレクタ３５経由で、セレクタ３４に入力する。

【００９８】桁上げ保存型加算器２７は、入力されるサ
ム成分とキャリー成分及びルートマルチプルを用いて次
の加算を行ない、その結果得られるサム成分とキャリー
成分をレジスタ２８、２９に保存した後、セレクタ２
５、２６を通して桁上げ保存型加算器２７に入力する。

【００９９】商選択回路３０は桁上げ保存型加算器２７
のサム成分とキャリー成分により次の商を予測し、予測
した商が＋１、−１、０のいずれかにより、レジスタ３
６、レジスタ３７の該当ビットに上記した値を保存す
る。レジスタ３６、３７に書き込まれた商の正成分と負
成分はルートマルチプル生成回路３８に入力される。

【０１００】ルートマルチプル生成回路３８は、入力さ
れたこれら商の正成分と負成分から中間結果を作成し、
この中間結果よりルートマルチプルを得て、これをセレ
クタ３５経由で、セレクタ３４に入力する。その後、桁
上げ保存型加算器２７は次の開平演算を行う。

【０１０１】このような開平演算動作が循環的に行わ
れ、所定の桁数の商が得られると、桁上げ保存型加算器
２７の演算動作は終了し、レジスタ３６、３７に最終的
な商の正成分と負成分が冗長二進数形式で保存される。

【０１０２】桁上げ伝搬型加算器３９は冗長二進数形式
の商の正成分から冗長二進数形式の商の負成分を減算し
て、非冗長二進数形式の商を得る。

【０１０３】正規化回路４０は非冗長二進数形式の商を
正規化する。正規化された商は仮数部なので、別途演算
された指数部と纏められて出力レジスタ４１に保存さ
れ、これがｓｑｒｔ（ｙ／ｘ）の演算結果として、出力
される。

【０１０４】本実施の形態によれば、先行して行われる
除算結果である冗長二進数形式の商の正成分と負成分を
非冗長二進数形式に変換して正規化することなく、冗長
二進数形式の形のままで桁上げ保存型加算器２７の入力
データとして、直ちに次の開平演算を開始することによ
り、先行の除算結果を非冗長二進数形式に変換して正規
化する時間を省くことができ、この分、開平演算を早く
開始することができるため、ｓｑｒｔ（ｙ／ｘ）を求め
る除算・開平演算を高速化することができる。

【０１０５】

【発明の効果】以上詳細に説明したように、本発明の除
算・開平演算装置によれば、先行して行なわれた除算結
果を冗長二進数形式のまま直接桁上げ保存型加算器に入
力して次の開平演算を行うことにより、次の開平演算の
開始を早めることが可能となり、全体の演算時間を短縮
することができる。

【図面の簡単な説明】

【図１】本発明の除算・開平演算装置の一実施の形態を
示したブロック図である。

【図２】従来の除算・開平演算装置の構成例を示したブ
ロック図である。

【符号の説明】 ２１、２８、２９、３１、３６、３７、４１、４３〜４
７ レジスタ ２２、２５、２６、３４、３５ セレクタ ２３、２４ アライナ ２７ 桁上げ保存型加算器 ３０ 商選択回路 ３２ シフト量検出器 ３３、４２ インバータ ３８ ルートマルチプル生成回路 ３９ 桁上げ伝搬型加算器 ４０ 正規化回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井出 進博 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 マイクロエレクトロニク スセンター内 (56)参考文献 特開 平10−187420（ＪＰ，Ａ) 特開 平３−296132（ＪＰ，Ａ) 特開 平９−319561（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 7/552 G06F 7/52 320

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 浮動小数点の除算及び浮動小数点の開平
   演算を行うための部分剰余を演算する演算手段を有し、 前記除算及び開平演算により得られる商及び平方根を符
   号付き冗長二進形式で保存する除算・開平演算装置にお
   いて、 外部より入力した除数及び被除数を用いて前記除算を先
   行して行ない、その結果得られる前記符号付き冗長二進
   形式で保存される商の正部分と同負成分を前記の部分剰
   余演算手段の入力データとして次の開平演算を直ちに開
   始することを特徴とする除算・開平演算装置。
2. 【請求項２】 前記除算結果である符号付き冗長二進形
   式で保存されている商の正成分と同商の負成分を反転し
   た反転部分を、前記除算結果の指数部及び前記入力除数
   及び前記入力被除数とから求めたシフト量だけシフトし
   た後、これら商と最下位へのキャリーデータを前記部分
   剰余演算手段に入力することにより、前記商の正成分か
   ら負成分を減算した結果に対して開平演算を行なうこと
   を特徴とする請求項１記載の除算・開平演算装置。
3. 【請求項３】 前記部分剰余演算手段として桁上げ保存
   型加算器を用いることを特徴とする請求項１又は２記載
   の除算・開平演算装置。
4. 【請求項４】 前記部分剰余演算手段として冗長二進加
   算器を用いることを特徴とする請求項１又は２記載の除
   算・開平演算装置。
5. 【請求項５】 前記被除数は１であることを特徴とする
   請求項１乃至４いずれかに記載の除算・開平演算装置。