JPS59139749A - エラ−検出方式 - Google Patents
エラ−検出方式Info
- Publication number
- JPS59139749A JPS59139749A JP1407983A JP1407983A JPS59139749A JP S59139749 A JPS59139749 A JP S59139749A JP 1407983 A JP1407983 A JP 1407983A JP 1407983 A JP1407983 A JP 1407983A JP S59139749 A JPS59139749 A JP S59139749A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transmission code
- circuit
- level
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ティ）のエラーを検出できるようにしたエラー検出方式
に関するものである。
に関するものである。
Ｐ伝送符号と呼ばれるものがある。以下、ｎＢ４１ワー
ドＣＷｒ 、 Ｗｚ ）が１０ビツトのデータビ送符号
（奇数パリティ）を対象とするものである。
ドＣＷｒ 、 Ｗｚ ）が１０ビツトのデータビ送符号
（奇数パリティ）を対象とするものである。
（Ｃ１従来技術と問題点
かかるｎＢ３Ｐ伝送符号（奇数パリティ）のエラーを検
出する従来のエラー検出方式は、フレーム同期）のエラ
ーを検出するもるであった。
出する従来のエラー検出方式は、フレーム同期）のエラ
ーを検出するもるであった。
しかしながら、かがる従来のエラー検出方式は。
フレーム同期を取りながら、エラー検出を行うものであ
ったため、フレーム同期回路、該エラーを検出するため
のエラー検出向路が必要となり、構成が大型化するとい
う欠点があった。
ったため、フレーム同期回路、該エラーを検出するため
のエラー検出向路が必要となり、構成が大型化するとい
う欠点があった。
（ｄｌ 発明の目的
゛ティ）のエラーを検出できるようにしたエラー検出方
式を提供することを目的とする。
式を提供することを目的とする。
（ｅｌ 発明の構成
本発明は、かがる目的を達成するために、１ワードが、
ｎビットのデータビットと１ビツトのパルηｓｋｉとｌ
るように構成されるｎ Ｂ ／ｌ／ Ｐ伝送符に出力を
反転させる反転手段を設け、該反転手段の出力を、タン
ク回路に入力し、該タンク回路の出力の波形の位相変化
により、該ｎＢＩＰ伝送符号のエラーを検出することを
特徴とするものである。
ｎビットのデータビットと１ビツトのパルηｓｋｉとｌ
るように構成されるｎ Ｂ ／ｌ／ Ｐ伝送符に出力を
反転させる反転手段を設け、該反転手段の出力を、タン
ク回路に入力し、該タンク回路の出力の波形の位相変化
により、該ｎＢＩＰ伝送符号のエラーを検出することを
特徴とするものである。
（ｆ） 発明の実施例
以下２本発明のエラー検出方式の一実施例を第２図及至
第４図を用いて詳細に説明する。尚、ここては、 １
’Ｏ］ｌＰ （奇数パリティ）伝送符号を例にとって説
明する。
第４図を用いて詳細に説明する。尚、ここては、 １
’Ｏ］ｌＰ （奇数パリティ）伝送符号を例にとって説
明する。
第２図は２本発明のエラー検出方式の一実施例構成図で
ある。図において、１は１０Ｂ４Ｐ伝送符号入力端子（
以下、入力端子と称す）、２は入力端子１から入力する
ｌ０ＪＩＰ伝送符号の“１”レベルが入力する毎に出力
を反転させるフリップフロップ、３はタンク回路、４は
位相検出向路である。
ある。図において、１は１０Ｂ４Ｐ伝送符号入力端子（
以下、入力端子と称す）、２は入力端子１から入力する
ｌ０ＪＩＰ伝送符号の“１”レベルが入力する毎に出力
を反転させるフリップフロップ、３はタンク回路、４は
位相検出向路である。
第３図並びに第４図は、第２図の動作説明図で送符号に
エラーが生じた場合の第２図の動作説明図である。尚、
第３図並びに第４図の（ａ）及至（ｄ）は。
エラーが生じた場合の第２図の動作説明図である。尚、
第３図並びに第４図の（ａ）及至（ｄ）は。
第２図の（ａ）及至（ｄｌ点の波形に対応する。
２まず・第２図の入力端子１がら入力する１７０ Ｂ〃
Ｐ伝送符号が正常な場合を説明する。
Ｐ伝送符号が正常な場合を説明する。
ワードＷａでは“１”レベルが５．ワードｗｂで数とな
っている。
っている。
力し、第３図（ｂ）に示すように、“′１”レベルが入
力する毎にレベルが反転されて出方される。ここで、か
かるフリップフロップ２の出方のアイパターンをみてみ
ると、第３図（ｂ′）に示す如く。
力する毎にレベルが反転されて出方される。ここで、か
かるフリップフロップ２の出方のアイパターンをみてみ
ると、第３図（ｂ′）に示す如く。
１０８々Ｐ伝送符号のパリティビットの部分は。
イビソトの位置で交互に“１”レベル、“０”レベルが
現われる。これは、１ワード中の“１”レベルが奇数と
なっているためである。
現われる。これは、１ワード中の“１”レベルが奇数と
なっているためである。
このフリップフロップ２の出力がタンク回路３に入力さ
れると、タンク回路３の出方は、第３図ｆｅ）に示す如
＜、２Ｔｏの周期をもつ信号となる。
れると、タンク回路３の出方は、第３図ｆｅ）に示す如
＜、２Ｔｏの周期をもつ信号となる。
このタンク回路３の出方は、パリティビットの位置でで
山と谷が交互に表われる。
山と谷が交互に表われる。
２Ｔｏの周期で、第３図（Ｃ１に示すタンク回路３の、
Ｐ伝送符号が正常な場合には、該２Ｔｏの周期のサンプ
リングし、その時の位相を検出する。
Ｐ伝送符号が正常な場合には、該２Ｔｏの周期のサンプ
リングし、その時の位相を検出する。
へｒｐ伝送符号にエラーが生じた場合を説明する。
符号が入力したとする。この場合、第４図（ａ）に示す
如く、ワードＷａの“１”レベルが４．すなわち、偶数
となっている。
如く、ワードＷａの“１”レベルが４．すなわち、偶数
となっている。
かかる入力端子１から入力した第４図（ａ）に示すエラ
ーを含む１０Ｂ４Ｐ伝送符号は、フリップフロップ２に
入力し、第４図（ｂ）に示すように、“ｌ”レベルが入
力する毎にレベルが反転されて出力される。ここで、か
かるフリップフロップ２の出力のアイパターンをみてみ
る。と、第４図（ｂ′）に示す如く、ワードＷａのパリ
ティビットの位置Ｐ、以降全てのパリティビットの位置
のレベルが。
ーを含む１０Ｂ４Ｐ伝送符号は、フリップフロップ２に
入力し、第４図（ｂ）に示すように、“ｌ”レベルが入
力する毎にレベルが反転されて出力される。ここで、か
かるフリップフロップ２の出力のアイパターンをみてみ
る。と、第４図（ｂ′）に示す如く、ワードＷａのパリ
ティビットの位置Ｐ、以降全てのパリティビットの位置
のレベルが。
入力するｌ０ＢＪ／Ｐ伝送符号が正常な場合と比較して
１反転されたレベルになる。
１反転されたレベルになる。
このフリップフロップ２の出力がタンク回路３に入力さ
れると、タンク回路３の出力は、第４図（Ｃ１に示す如
く、パリティビットＰ、の位置以降。
れると、タンク回路３の出力は、第４図（Ｃ１に示す如
く、パリティビットＰ、の位置以降。
除々に位相がずれていく。したがって９位相検出回路４
にて、第４図（ｄｉに示す２ Ｔ ｏの周期で、第４図
（Ｃ）に示すタンク回路３の出力の波形をサンプリング
した場合、該２Ｔｏの周期のサンプリング位置で、除々
に、タンク回路３の出力波形の位相号（奇数パリティ）
のｎが整数である伝送符号であれば、全て、適用できる
ものである。
にて、第４図（ｄｉに示す２ Ｔ ｏの周期で、第４図
（Ｃ）に示すタンク回路３の出力の波形をサンプリング
した場合、該２Ｔｏの周期のサンプリング位置で、除々
に、タンク回路３の出力波形の位相号（奇数パリティ）
のｎが整数である伝送符号であれば、全て、適用できる
ものである。
（ｇｌ 発明の効果
以上、詳細に説明した如（１本発明のエラー検出できる
ので２回路構成を小形化できるという効果を得ることが
できる。
ので２回路構成を小形化できるという効果を得ることが
できる。
は本発明のエラー検出方式の一実施例構成図、第フリッ
プフロップ、３はタンク回路、４は位相検出回路である
。
プフロップ、３はタンク回路、４は位相検出回路である
。
茅 １ 目
矛 ？ 凹
Claims (1)
- １ワードが、ｎビットのデータビットと１ピツ”レベル
が奇数となるように構−成されるｎＢＩＰする毎に出力
を反転させる反転手段を設け、該反目路の出力の波形の
位相変化により、該ｎＢ４ Ｐ伝送符号のエラーを検出
することを特徴とするエラー検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1407983A JPS59139749A (ja) | 1983-01-31 | 1983-01-31 | エラ−検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1407983A JPS59139749A (ja) | 1983-01-31 | 1983-01-31 | エラ−検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59139749A true JPS59139749A (ja) | 1984-08-10 |
Family
ID=11851096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1407983A Pending JPS59139749A (ja) | 1983-01-31 | 1983-01-31 | エラ−検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139749A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748844A (en) * | 1980-09-05 | 1982-03-20 | Nippon Telegr & Teleph Corp <Ntt> | Retrieval system for failed relay device |
-
1983
- 1983-01-31 JP JP1407983A patent/JPS59139749A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5748844A (en) * | 1980-09-05 | 1982-03-20 | Nippon Telegr & Teleph Corp <Ntt> | Retrieval system for failed relay device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5864844A (ja) | 同期検出方式 | |
| US5408476A (en) | One bit error correction method having actual data reproduction function | |
| JPS59139749A (ja) | エラ−検出方式 | |
| KR100529807B1 (ko) | m비트정보워드들의시퀀스를변조신호로변환하는방법,레코드캐리어생성방법,코딩장치,디코딩장치,기록장치,판독장치,신호및레코드캐리어 | |
| US3988580A (en) | Storage of information | |
| JPS62274948A (ja) | フレーム同期装置 | |
| JPH0431211B2 (ja) | ||
| JPS61252719A (ja) | バ−スト誤りの訂正方法および符号・復号装置 | |
| KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
| JP2731881B2 (ja) | マーク率設定回路 | |
| JPH04168811A (ja) | デインターリーブ回路 | |
| SU1767701A1 (ru) | Устройство дл кодировани | |
| JPH0462625B2 (ja) | ||
| JPS63310223A (ja) | Ｃｍｉ符号化回路 | |
| JPH0787380B2 (ja) | ＣＭｉ復号回路 | |
| JPS60227549A (ja) | Ｃｍｉ復号回路 | |
| JPS6394719A (ja) | 逐次符号化方法 | |
| JPH0779247B2 (ja) | デコ−ド回路 | |
| JPS6245243A (ja) | ヘツダ検出回路 | |
| JPH01260928A (ja) | 符号則エラー検出回路 | |
| JPS61158232A (ja) | 逐次的プリアンブル信号検出回路 | |
| JPH06213968A (ja) | 波形発生装置 | |
| JPH0430234A (ja) | エラー検出回路 | |
| JPH0423519A (ja) | バイポーラ信号の復号回路 | |
| JP2002150718A (ja) | 内挿装置 |