JPS59126597A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子楽器に関し、特にデシクル演算を時分割多
重で行なうことにより多数のエンベロープのテ゛ジタル
データを得ることを目的とする。

従来例の構成とその問題点 エンベロープの発生の貝形的方法は、第１図に示す様に
、単エネルキー回路の過渡現象を応用するものがほとん
どであった。

すなわち、鍵盤の鍵スィッチＳが第１図の位置にあれば
、コンデンサＣの電荷は抵抗Ｒを通じて充分に放電され
て０となっている。演奏によって鍵スィッチＳが電源Ｅ
側に倒れると、コンデンサＣには抵抗Ｒを通して充電が
開始され、時定数ＯＲ［ｓｅｃ］に基づく立上シエンベ
ロープ信号が得られる。

次に鍵が離されて鍵スィッチＳがアーヌ側に戻るとコン
デンザＧＫ蓄えられた電荷は抵抗Ｒを通して放電を開始
し、時定数ＣＲ［５ｅｃｌＫ基づく立下υエンベロープ
信号を発生する。

通常、立上り時定数と立下り時定数とを異ならせること
と、これら時定数を演奏者が自由に設定出来る様にする
ことから実際のエンベロープ発生回路は、この第１図よ
りもかなり複雑となる。

この様な、アナログ回路によってエンベロープを発生す
る様にした電子楽器に於いては、第２図に示す様にトー
ンジェネレータからの常時発振の波形電圧ｅｇが電圧制
御型振幅制御器（以下ＶＣＡと呼ぶ）１の入力端子に加
えられると共に、鍵スィッチＳのＯＮ１０　Ｆ　Ｆに応
じて、エンベロープ発生回路２からのエンベロープ信号
の電圧ｅｖがＶＣＡｌの制御端子に加えられる。これに
よって波結電圧ｅｇは、エンベロープ電圧ｅｖＫ基づい
てエンベロープが伺加されて、ＶＣＡｌの出力端子に楽
音信号として得られる。

この場合、通常の電子楽器に於いては多数の鍵を有する
鍵盤を複数個持っているから第２図の構成を多数持つ必
要がある。この場合エングローブ発生回路２やｖｃ４１
はいずれもアナログ回路であるからこれらを構成する素
子のバラツキが問題となる。例えばＶＣＡｌに於いては
制御端子に対する楽器の振幅のバラツキがあり、エンベ
ロープ発生回路２に於いてはコンデンサＣや抵抗Ｈのバ
ラツキによる時定数ＣＲ（ｓｅｅ’：］のバラツギが存
在する。

これらは各鍵毎の音量やエンベロープのバラツキとして
現われ、電子楽器を構成する場合極めて不具合である。

更にＶＣＡＩにはアナログ回路特有のドリフトやオフセ
ットの問題も有り、これらは温度等の環境条件の影響を
受けやすい。又実装面から言ってもアナログ回路は大規
模集積回路（以下ＬＳＩと呼ぶ）にしにくく結局、多数
の素子を並べざるを得ないなどの問題が多かった。

発明の目的 本発明はこれらの問題を解決する電子楽器に関し、特に
デジタル手段によってエンベロープデータを発生するよ
うにした電子楽器を提供するものである。

発明の構成 本発明はデジタル加算器、減算器２乗算器等のデジタル
演算装置で構成した１次積分形デシタルフィルりを用い
てエンベロ・−プデータヲ９＝　’ｋ　ｆるようにしだ
ものであり、これによって素子のバラツギによる問題を
解決し、ＬＳＩ化に通した回路を構成することができる
。

実施例の説明 デジタル手段によってエンベロープを発生する方法を説
明する１）１］に第１図のアナログ回路について検討す
る。

まず第３図の様に〒ｂ；圧と化４流を設定する。この図
に於いて次式が成立する。

′ここで、 であるので、（１）式はｅｏ　（ｔ）に関する式に変形
する−とと゛により、次式の如き１階線形常微分方程式
が得られる。

ここで、 ｅｌ（ｔ）＝Ｅ１（一定） とすれば、ｅｏ、（ｔ）に関して以下の様な一般解を一
得る・　　　　　　　　　　　　Ｎ ｅｏ（ｔ）＝　Ｅｉ　＋　Ｃｏｎ５ｔε−ＣＲ・（３）
初期条件として、 ｔ−０においてｅｏ　（ｔ）　＝　ｅｏ　（０）を（３
）式に代入すれば、 Ｃｏｎ５ｔ　＝　ｅｏ（ｏ）　−Ｅｉ 従って ｅｏ（ｔ）　＝　Ｅｉ　十（ｅｏ　（０）　−Ｅｉ　）
ε−ＯＲ・−・（４）となる。これか、第３図の過渡応
答である。

この式よりわかる通り、ｔ　＝　ｏからｔ−■においｉ
、ｅｏ（ｔ）ハｅ４０）カラＥ１ニ向カっテ時定数ＣＲ
〔露〕で変化する。Ｅｌ〉ｅＯ（０）の時立上りエンベ
ロープとなり、Ｅｌ＜ｅＯ（０）の時立下りエンベロー
プとなる。

次に、この第３図と同じ動作をデジタル手段によって行
なわせる構成を説明する。

（４）式に示される第３図の一般解をＴ［５ｅｃ）毎に
サンプリングする場合、時間ｔをＯ，Ｔ、　　２Ｔ。

３Ｔ、４Ｔ　　・　・　と考えれば良く、ｎを任意の整
数とすれば、 ｔ　＝　ｎＴ となるのでこれを（４）式に代入すれば、「工 ｅＯ（ｎＴ　）　＝＝　Ｅｉ　＋　（ｅｏ（ｏ）　−Ｅ
ｉ　＋ε−ＣＲ、、、（５）となる。同様にして、ｎＴ
よりも１ザンプルだけ前の時刻は ｔ　＝　ｎＴ　−Ｔ であるから、これを（４）式に代入すると、ｃｏ（ｎＴ
−Ｔ）−Ｅｉ＋（ｅｏ（０）　　Ｅｉｌε−τ「＝　Ｅ
ｉ＋　［ｅｏ（ｏ）　−Ｅｉ　ｌε−でｆｆ。

Ｔ １次差分方程式を得る。

ｅ□　（ｎＴ）＝　Ｅｉ十（ｅｏ（ｎＴ−Ｔ）　−４ｉ
　）ε−で”　　、（７）この式の意味する所はｙｌＴ
［ｓｅＣ］を現在の時刻とすれば、現在の振幅値ｃｏ（
ｎＴ）と、現在よｐＴＣｓｅｃｌ前のｎＴ−Ｔ［：５ｅ
ｃ）における振幅値ｅｏ（ｎＴ−’ｒ）との関係を示す
ものであって、この演算をＴＣＳｅｅ　）毎に綬シ返す
ことにより、第３図のアナロク回路と全く同一の動作を
テシタル演薄によって行なえるものである。即わち、初
期値ｅｏ（Ｏ）が与えられると、（７）式によってｅｏ
（Ｔ）か求捷９、次にｅ　ｏ　（Ｔ）よりｅｏ（２Ｔ）
か得られ、ｅ。

（２Ｔ）からｅａ　（３Ｔ）　、ｅｏ　（３Ｔ）からｅ
。

（４Ｔ）という様に、Ｔ〔ｓｃｃ〕毎に順次得られ、コ
ノｅｏ（ｏ）、　ｅｏ（’ｒ）、の（２Ｔ）　、　ｅｏ
’（ｓ　Ｔ）　。

ｅＯ（４Ｔ）Ｉ　・・・・・・ｅｏ　（ｎＴ　）・・・
　　というデジタ／Ｉ／顧は第３ンＩから得られる過渡
応答電圧ｅＯ（ｔ）をＴＣｓｅｃ　）］毎にザンプルし
た値を数字で表現したものに等しい。従ってｅａ（ｎＴ
　）はｅＯ（ｔ）と同様、時定数を（：Ｒ［ｓｅｃ〕と
する指数関数となる。゛実際に（７）式の演算を行なう
には、ｅｏ　（ｎＴ−Ｔ　）　。

− Ｅｌ、ε−ＯＨのデジタル値を格納する３個のレジスタ
と各１回の減算１乗算、加算を実行する必要がある。つ
まり、第４図に示す様な構成となる。

この図においてクロック端子３にはサンプリング時間Ｔ
［ＳｃＣ）毎にパルスが与えられ、その都度、加算器４
の出力からはｅｏ　（ｎＴ　）が得られ、ｅｏ（ｎＴ−
Ｔ）レジヌク５に格納される。又このｅｏ（ｎＴ）は指
数関数エンベロープであり、その初期値の（０）よυも
Ｅｉレジスタ６の設定値が大きければ立上りエンベロー
プとなり、小さければ立下シエンベロープとなる。そこ
で鍵スィッチがＯＦＦのときＥｌ−○とし、充分な１１
眉１１１が経っていれば、ｅｏ　（ｎＴ　）は○になっ
ている。鍵スィッチがＯＮＬ、たｌ寺、適当な大きさの
ＥｌをＪフえれば、ｅｏ（ｎ’ｒ）は０から時定数ＣＲ
Ｃｓｃｃ　：］で、Ｅｉ（ｒこ向って立上る。次に鍵ス
ィッチかＯＦＦされれば、Ｅｌを再びＯとすることに」
：すｅｏ（ｎＴ）は○に向って立下る。この場合、エン
ベロープの振幅は、鍵ＯＮ時のＥｉの設定値に比例する
ので、このＥｌによって音量が制御出来る。

Ｔ 鍵スィッチのＯ’Ｎ１０Ｆ“Ｆに応じてε−ＯＨレジス
タ７の鎖を変えてやると、立上りエンベロープと立下シ
エンベローグの時定数を変えることが出来る。

これらＥｌの値や、ε−ＣＲＯ値の設定は、　ここでは
特に言及しないが、鍵スィッチの動きや、各種音色スイ
ッチの動きを監視するマイクロコンビる。以下の説明に
おいても同様、各レジメタや、メモリへは、上記制御装
置が必要に応じて所定の値を鶏き込むものとする。

第４図において、エンベロープデータはｅｏ（ｎＴ）と
して加算器４の出力から出力端子１０に得られる。この
場合、ｅｏ（ｎＴ−Ｔ）レジスタ５から得られだｅａ　
（ｎＴ　−Ｔ　）のデータが、減算器８２乗算器９．加
算器４を通り抜けて来た結果としてｅｏ　（ｎＴ　）が
得られるので、エンベロープデータのタイミングはこれ
ら各演算器の遅延時間を考慮しなければならない。そこ
で（７）式を変形する。まずｎＴ　：、りも１サンプル
後の時間はｔ　＝　ｎＴ　十Ｔ であるからこれを（４）式に代入すると、＝Ｅｉ＋　（
ｅｏ（ｏ）−Ｅｉ　）ε−ＣＸ　。

Ｘε−、、°（８） （５）式とり８）式より次式の差分方程式か得られる。

ずれているものであって、ｅｏ（ｎ’ｒ）とｅｏ（ｎＴ
十Ｔ）との関係を示すものである。これによっても第３
図のアナロク回路と全く同一の動作をデジタル演算によ
って行なえるものである。この（８）式の演算を行なう
には第５図の９ｏき構成とずれは良い。

この場合にはｅＯ（ｎＴ）はレジスタ１１がらの直接の
出力であるから、エンベロープデータ（７）　？４’ｙ
　ラれるタイミングは減算器８２乗算器９．加算器４等
Ω遅延時間を考憲する必要がない。これら演算器の遅延
時間は、サンプリンタ周期Ｔをいかに小さぐ出来るかの
みにかかわる。

先述の通り第４図、第５図共に第３図のアナロク回路と
実質的に同じ動作をするが、以下の説明は第５図を使っ
て行なう。

さて、すでに述へた通り、電子楽器には通常多くのエン
ベロープ信号を必要とするが、以下第５図の実施例を発
展さぜることによって多くのエンベロープ信号か発生で
きることを述べる。

第５図のデジタル演算回路は第３図のアナロク回路に相
当するので、これでは１つのエンベロープ信号しか発生
しない。しかし、エンベロープ信号を計算するに必要な
情報は、Ｅｉ、　　ε−■、とｅｏ（ｎＴ）であって、
演時［自体は多くのエンベロ−プ全てについて共通で良
い。つまりＥｌ、ε−ＣＲｅｏ（ｎＴ）のレジスタ６，
７．１１を多く設ければ良く、減算器８１乗算器９．加
算器１０は全てのエンベロープについて共用出来る。例
えは、サンプリンク時間Ｔを、 Ｔ−５０〔μ豊〕 即ぢ、サンプリング周波数を２０Ｋｌｌｚとする。この
場合、減算２乗算、加算の一連の演算を５０μ気以内に
終了してｅｏ（ｎＴ＋Ｔ）を５０μ池毎にｅＯ（ｎＴ）
レジスタに格納すれば良い。そこで例えば、１００個の
独立したエンベロープを発生する事を考えると、第６図
の如く、Ｅルジヌタ、ε−〇レジヌタ、ｅｏ（ｎＴ）レ
ジスタの代シに１００個のアドレスを有する読み書きメ
モリ　（以下ＲＡＭと呼ぶ）１２，１３，１４を設けて
、とれを５００ｎｓ毎に順次アドレスを回せば良い。

即ち、各ＲＡＭ１２，１３．１４の一定のアドレスのみ
について見れば、５００ｎｓの１００倍、つ１）５０μ
ｓ毎に循環するので、５０μｓ毎に１サンプルの計算を
更新するが、これが各ＲＡＭの１００コアドレス全てに
ついて言えるから、結局、１００コの独立したエンベロ
ープが時分割多重の形で得られることになる。なお、第
６図の１５はアドレスカウンタである。

次にこのような原理でエンベロープを発生する電子楽器
について説明する。

第６図によれば、多数のエンベロープ信号カ得られるか
も、これと同じタイミンクで楽音波形を得る様にすれば
良い。ここでは詳しい説明を省略するが、第７図に示す
ように、波形計算、の為の必要をパラメータをＲＡＭ１
６．１７に多数格納しておき、このアドレスをアドレス
カウンタ１５の出力で循環すれば、波形計算器１８の出
力端子１９に時分割多重で多数の波形データか時分割多
重で得られる。

したがって、第６図に示されるエンベロープ発生回路と
第７図に示される波形発生回路とを組合せれば、デジタ
ル演算によってエンベロープの伺加された楽音波形を時
分割多重の形で発生する電子楽器が構成できる。これを
第８図に示す。これら多数の波形とエンベロープは同一
のクロックで同期して、時分割多重で得られるから、そ
のま１乗算器２０で乗算すれば、エンベロープの付加さ
れた多数の楽音信号が時分割多重で得られる。乗ユ、ｒ
器２０から得られるデジタルデータをデジタル・アナロ
グ変換器２１を通してアナログ信号に変換し、クロック
除去フィルり２２によってクロック信号を除去すれば、
出力端子２３に通常の電子楽器と同じ楽音信号を得るこ
とが出来る。

尚、（８）式を変形する事により、 ｅｏ（ｎＴ＋Ｔ）＝ｅｏ（ｎＴ）＋　（Ｅｉ−ｅＯ（ｎ
’ｒ）　ＩＸ（１−ε−σＲ）　　　　　　（１ｏ）′
とも表現出来る。この式を使っても前述と同様のエンベ
ロー１を得る囚１は可能である。この場合のエンベロー
プの演初回路は第９図の４ｏきものである。第９図にお
いて２４は（１−ε−Ｃ’Ｒ）ＲＡＭであシ、その他の
第４図〜第８図と同−ｒＪ−号の部分は同一機能を有し
ている。

発明の効果 以上詳述した様に、本発明によれは、デジタル演算によ
って、アナロク回路と同１主のエンへロープを発生出来
、しかも通常、演初の９Ｘｆ　Ｌい指数関数が、減算２
乗算、加算という比ｊ殴的単純な度算の紗・り返しによ
って得られる。

又、本発明のＯＬ＋きデジタル演算はハードウェアの演
算速度の許す限９時分割多重が可能であるので、演算回
路は共用の１ま、パラメータ用ＲＡＭのアドレノを循環
するだけで多数のエンベロープデータか得られる。

更に、波形発生についても同様に、時分割多重で多数の
波形データを得れは、エンベロープデータとテシタル乗
算することによりエンベロープの付加された楽音信号デ
ータを時分割多重で得ることが出来る。

本発明の」′しも大きな特徴は、主たる構成要件の全て
かデジタル回路であって、ＬＳＩ化しやすく部品点数の
削減が図れることである。そしてデジタル演算によって
多数のエンベロープデータには全くバラツキか存在せず
、アナロク回路の様なドリフｌ−やオフセントの問題も
存在ぜす、湿度の影ｐ≦も受けない。したがって、本発
明を従来のアナロク演算部に代えて全面的に採用するこ
とにより優れた電子楽器が（イ４成出来る。

【図面の簡単な説明】

第１図、第２図は従来例の回路図、第３図は第１図の等
価回路図、第４図、第５図、第６図は本発明に用いるエ
ンベロープ発生回路の第１．第２゜第３の実施例のブロ
ック図、第７図は本発明に用いる波形発生回路のブロッ
ク図、第８同は本発明により得られる電子楽器の一実施
例のブロック図、第９図は本発明に用いるエンベロープ
発生回路の第４の実施例のブロック図である。 ３・・・・クロック入力端子、４・・・・加算器、５゜
６．７．１１　　　レシヌタ、８・・減算器、９・・・
・乗算器、１０・・・・エンベロープデータの出力端子
、１２，１３．１４・・・・・ＦＩＡＭ、１５・・・ア
ドレノカウンタ、１６，１７・・・ＲＡＭ、１８・・・
・・波形計算器、１９　・楽音波形の出力端子、２０乗
算器、２１・・　デジタル・アナロタｌｉ　ＪＸ　器、
２２・・・・・クロック除去フィルタ、・２３゛　°全
高波形の出力端子。 代理人の氏名　弁理士　中　尾　敏　男　はが１名第１
図 第３図 Ｒ

Claims (1)

1. 【特許請求の範囲】 （１）デジクル加Ｘ器、減算器２乗算器等のデジタル演
   算装置によって構成される１次積分形デジタルフィルり
   を用いてエンベロープデータを発」！ ｅｏ　（ｎＴ＋Ｔ）＝Ｅｉ　＋（ｅｏ　（ｎＴ　）　−
   Ｅｉ　ｌε−０Ｒｅｏ　（ｎＴ）　＝ｅｏ　（ｎＴ−Ｔ
   ）　＋　（Ｅｉ　−ｃｏ　（ｎＴ−Ｔ）　１」二 〆（１−ε−０Ｒ） のいずれかによって繰り返し演算を行う１次積分型デジ
   タルフィルりを用いてエンベロープデータを発生するこ
   とを特徴とする特許請求の範囲第１項記載の電子楽器。 （３）計算に必要な１組のデーｐ　ｅｏ　（ｎＴ）　、
   　ｅｏ　（ｎＴ〜１− −Ｔ）、ε−ＯＲを、多数のアドレスを有するメモリを
   用いることにより、同時に多数のエンベロープ計算を時
   分割多動で行なってエンベロープデータを発生すること
   を特徴とする特許請求の範囲第１項記載の電子楽器。