JPS58177026A - 電子楽器のデイジタルフイルタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は電子楽器のディジタルフィルタ装置に関する
。

電子楽器における音色回路は微妙な特性を必要とするた
め、従来はアナログ回路によるものが多かった。しか貝
、アナログ音色回路（特にアナログフィルタ）は規模が
大きくなりがちであり、特に固定フォルマントを必要と
する音色（例えば人声及びオーボエ、バスーン等の管楽
器音など、その他ピアノ、ストリング等の楽器音にも固
定フォルマントの特性がある）を実現するには並列に多
数のアナログフィルタ回路を用意しなければならず、シ
ステムが大規模になっていた。また、アナログ音色回路
にはディジタル楽音信号をそのまま入力することができ
ないので、ディジタル楽音発生回路を適用する場合面倒
であった。

この発明は上述の点に鑑みてなされたもので、電子楽器
の音色回路をディジクルフィルタを用いて構成すること
により、小規模かつ低コス、トな構成によって所望のフ
ォルマント特性を容易に実現味かつ、ディジタル楽音発
生回路を容易に適用し得るようにすることを目的とする
。更にこの発明は、従来のディジタルフィルタを改良し
、電子楽器の音色回路に適したディジタルフィルタ装置
を提供することを目的とする。詳しくは、細かな周波数
特性制御に適したディジタルフィルタ装置を提供するこ
とを目的とする。従来、ディジタルフィルタ内部の各段
で設定される遅延は単位遅延（すなわちディジタル波形
信号の１サンプリングタイムに相当する遅延）であった
。これに対し、この発明では、単位遅延が施されるディ
ジタルフィルタ内部の各段において、更に１サンプリン
グタイム以上の遅延を夫々付加し、これにより細かな周
波数特性を容易に実現し得るようにしたことを特徴とす
る。

以下添付図面を参照してこの発明の実施例を詳細に説明
しよう。

第１図において、鍵盤部１０は例えば上鍵盤、下鍵盤及
びペダル鍵盤を含んでいる。楽音信号発生部１１は鍵盤
部１０で押圧された鍵に対応する楽音信号を発生するも
ので、鍵盤種類及び音色等に応じて複数系列で楽音信号
を発生し得るものである。音色選択装置１２は各鍵盤毎
の音色及び各種効果等を選択するだめの多数のスイッチ
を含んでいる。音色選択装置１２の出力のうち所定の出
力が楽音信号発生部１１に与えられており、該発生部１
１における楽音信号発生動作を制御する。

楽音信号発生部１ｔは鍵盤種類及び音色等に応じた複数
系列の楽音信号を各系列毎に並列的にかつディジタル形
式で出力する。勿論、各系列の楽音信号は音色選択装置
１２における音色選択に応じて楽音信号発生部１１で所
定の音色が付与されるが、系列によっては音色付与が完
了していないものもあり、それらは後段のディジタルフ
ィルタ部１４で音色制御が施される。例えば、音高にか
かわりなく常に同じスペクトル分布をもつ音色（いわば
移動フォルマント型の音色）は楽音信号発生部１１で付
与し、固定７オルマント型の音色はディジタルフィルタ
部１４で付与する。尚、゛移動フォルマント型の音色に
あっても、例えばプラス系の低域特性やス）　ＩＪング
系の複雑な特性など、固定フォルマント型のフィルタ制
御を更に施すことによってスペクトル補正を行なうのが
好ましいものがあり、これらの音色に関してもディジタ
ルフィルタ部１４が利用される。

楽音信号発生部１１から出力された各系列毎のディジタ
ル楽音信号は、楽音信号振分は及び加算制御回路１３に
与えられる。この制御回路１３には音色選択装置１２の
出力のうち所定の出力が与えられている。制御回路１６
は、音色選択装置１２から与えられる音色選択情報に応
じて、各系列のうち楽音信号を加算することが可能なも
のとディジタルフィルタ部１４を通すべきものとを振分
け、加算可能なものはそれらの楽音信号を加算（ミック
ス）してライン１５に出力し、ディジタルフィルタ部１
４を通すべきものはそれら各系列毎のディジタル楽音信
号を各系列間で時分割多重化して共通の信号ライン１６
に出力する。尚、制御回路１６で各系列のディジタル楽
音信号をシリアル化し、１本の信号ライン１６にシリア
ルディジタル楽音信号を出力するようにしてもよい。

ライン１５の楽音信号は混合回路１７に与えられ、ライ
ン１６の楽音信号はディジタルフィルタ部１４を経由し
て混合回路１７に与えられる。混合回路１７はディジタ
ルフィルタ部１４でフィルタ制御された楽音信号とフィ
ルタ制御されなかったライン１５の楽音信号とをミキシ
ング（ディジタル加算）するだめのもので、フィルタ制
御された楽音信号は各系列間で時分割多重化されている
ため、これらの楽音信号を各系列毎にデマルチプレクス
した後上記ミキシングを行なうようになっている。尚、
制御回路１３における「振分け」及び「加算」の動作、
並びに混合回路１７における「デマルチプレクス」の動
作は、公知のディジタル技術によって容易に実施し得る
ので、その詳細説明は省略する。混合回路１７から出力
されたディジタル楽音信号はディジタル／アナログ変換
器１８でアナログ信号に変換され、サウンドシステム１
９に与えられる。

音色選択装置１２の出力のうち所定の出力がディジタル
フィルタ部１４に与えられており、音色選択に応じて各
系列毎のフィルタ特性が夫々設定されるようになってい
る。そのため、フィルタ部１４の内部にはフィルタ係数
内部ＲＯＭ（ＲＯＭはリードオンリーメモリのこと、以
下同じ）が含まれており、この内部ＲＯＭから所定のフ
ィルタ係数が音色選択情報に応じて読み出されてフィル
タ部１４で利用されるようになっている。

尚、制御回路１３は、ライン１６に対する楽音信号の時
分割送出の基準タイミングに対応して同期パルス５ＹＮ
Ｃを出力するようになっている。

この同期パルス５ＹＮＣは、ディジタルフィルタ部１４
に与えられ、ライン１６を介して与えられるディジタル
楽音信号に同期してフィルタ演算動作を制御するために
利用される。この同期パルス５ＹＮＣの１周期はライン
１６のディジタル楽音信号の１サンプリングタイムに相
当する時間である。

ディジタルフィルタ部１４の一例を第２図に示す。ディ
ジタルフィルタ部１４は、縦続接続された８段（Ｎは任
意の自然数）のディジタルフィルタユニツ）　Ｌ＋乃至
ＬＮから成るディジタルフィルタ主回路と、この主回路
にフィルタ係数を供給するフィルタ係数供給回路２０と
、この主回路に演算制御タイミング信号を供給するタイ
ミング信号発生回路２１．とを含んでいる。第１図の制
御回路１３からライン１６を経て与えられたディジタル
楽音信号は１段目のフィルタユニットＬｌに入力され、
各ユニットＬｌ乃至ＬＮを順次経由してフィルタ制御が
施されて最終段（Ｎ段目）のユニットＬＮから出力され
る。タイミング信号発生回路２１は、各フィルタユニッ
トＬ１乃至ＬＮにおける時分割的なフィルタ演算動作を
制御するための各種タイミング信号を同期パルス５ＹＮ
Ｃにもとづき発生し、これらの信号を各ユニットＬ１乃
至ＬＮに供給する。フィルタ係数供給回路２ｏは前述の
フィルタ係数内部ＲＯＭ２２を含んでおり、音色選択装
置１２（第１図）から与えられる音色選択情報に応じて
所定のフィルタ係数を該ＲＯＭ２２から読み出す。１音
色に対応する１組のフィルタ係数は、各ユニットＬｌ乃
至ＬＮに対応するＮ個のフィルタ係数から成る。このよ
うなフィルタ係数の組が各系列で選択された音色に応じ
て各系列に対応して読み出される。フィルタ係数供給回
路２０では、同期パルス５ＹＮＣを受入し、各フィルタ
ユニットＬ、乃至ＬＮにおける各系列のディジタル楽音
信号の時分割演算タイミングに同期して、各系列で選択
された音色に対応する前述のフィルタ係数を個々のユニ
ットしｌ乃至ＬＮに夫々供給する。

ディジタルフィルタユニットＬ１乃至ＬＮとして用いる
ディジタルフィルタの型式は如何なるものでもよい。デ
ィジタルフィルタの基本型式として、ラティス型フィル
タ、有限インパルス応答フィルタ（以下ＦＩＲフィルタ
という）、無限インパルス応答フィルタ（以下ＩＩＲフ
ィルタという）などが知られているが、中でもラティス
型フィルタは音声合成に適したフィルタであることが知
られている。しかも、このラティス型フィルタは、他の
型式に比べて乗算器の数が少なくて済み、ハードウェア
を小型化できるという利点があると共に、フィルタ係数
のビット数が少なくて済み、かつ望みのフィルタ特性に
対して係数の設定の仕方が確立されているという利点が
ある。そこで、好ましい一例として、ディジタルフィル
タユニットＬ１乃至ＬＮＫラティス型フィルタを使用す
る場合についてまず説明する。

ラティス型フィルタの基本型式は第３図（ａ）に示すよ
うであり、同図（ｂ）　、　（Ｃ）はその基本型式を等
制約に変換した型式を夫々示すものである。同図におい
て、符号２６乃至２９は加算器または引算器であり、６
０乃至６６は乗算器であり、６７乃至４２は遅延回路で
ある。図では１つのフィルタユニットが示されており、
これらのユニットを適宜個数縦続接続してフィルタ回路
を構成する。ＫＩ＋−Ｋｉ　、　１−Ｋｉ　、　］＋Ｋ
ｉは各乗算器で乗算されるべきフィルタ係数□であり、
添字ｉは１段目のフィルタユニットの係数であることを
示す。

各フィルタユニット内の遅延回路３７〜４２は、フィル
タ演算のための所定の遅延時間を設定するだめのもので
あり、従来、この遅延時間はディジタル波形信号の１サ
ンプリングタイム（単位遅延）であった。すなわち、従
来のディジタルフィルタでは、この遅延回路３７〜４２
を介して１サンプリングタイム前の信号を前段のフィル
タユニットにフィードバックしていたのである（但し、
最終段のフィルタユニットには自己の出力信号を遅延回
路３８．４０．４２で１サンプリングタイム遅延した信
号がフィードバックされる）。これに対し、この発明で
は、各フィルタユニットにおける遅延時間を１サンプリ
ングタイムではなく、２サンプリングタイム以上の適宜
の整数に設定するようにしたことを特徴としている。

第３図に示すラティス型フィルタにおい−て、（Ｃ）に
示す型式が乗算器の数が最も少なくて済み、構成が簡単
である。そこで、第２図のフィルタユニッ）Ｌ＋乃至Ｌ
Ｎを第３図（Ｃ）に示すラティス型フィルタによって構
成すると、基本的には第４図のようになる。同図に示す
１段目のフィルタユニッ）　Ｌ＋において、符号４３は
引算器、４４及び４５は加算器、４６は乗算器、４７は
遅延回路である。

ＦＳ−ＩＮは楽音信号入力端子、ＦＳ−ＯＵＴは楽音信
号出力端子、ＢＳ−ＩＮはフィードバック信号入力端子
、Ｂ５−０ＵＴはフィードバック信号出力端子、である
。最終段のフィルタユニットＬＮを除く他のユニツ）Ｌ
ｚ乃至ＬＮ−１はユニットＬ、と同一構成であり、各ユ
ニットＬ１乃至ＬＮ−１の楽音信号出力端子ＦＳ−ＯＵ
Ｔがその次段のユニットＬ２乃至ＬＮの楽音信号入力端
子ＦＳ−ＩＮに接続され、各ユニットＬ２乃至ＬＮのフ
ィードバック信号出力端子Ｂ５−０ＵＴがその前段のユ
ニットＬｌ乃至ＬＮ−１のフィードバック信号入力端子
ＢＳ−ＩＮに接続される。最終段のフィルタユニットＬ
Ｎでは、自己の出力信号がフィードバンクされるように
なっている。

フィルタユニットＬｌの引算器４６のマイナス入力（→
には、ライン１６（第１図、第２図）のディジタル楽音
信号が入力端子ＦＳ−ＩＮを介して入力される。この引
算器４６のプラス入力（＋）には次段のユニットＬ２か
らフィードバックされた信号が遅延回路４７を介して与
えられる。乗算器４６では、引算器４３の出力信号に対
してフィルタ係数に１を乗算する。フィルタ係数に、は
フィルタ係数供給回路２０（第２図）から供給されるも
のであり、他のユニットＬ２乃至ＬＮにも各々に対応す
るフィルタ係数に２〜ＫＮが与えられている。乗算器４
６の出力は加算器４４に与えられ、入力端子Ｆ−８−Ｉ
Ｎから与えられた入力楽音信号と加算される。この加算
器４４の出力が出力端子ＦＳ−ＯＵＴを介して次段のフ
ィルタユニットに与えられる。また、乗算器４６の出力
は加算器４５に与えられ、遅延回路４７を介して与えら
れる信号と加算される。この加算器４５の出力が出力端
子Ｂｓ−０ＵＴを介して前段のフィルタユニットにフィ
ードバックされる（但し、１段目のユニットＬ１では前
段がないため、事実上どこにも与えられない）。

前述の通り、各ユニノ）　Ｌ、−ＬＮの遅延回路４７で
は２サンプリングタイム以上の適宜の整数サンプリング
タイムに相当する遅延がなされるようになっている。第
４図の遅延回路４７のブロック内に示された符号２ＳＤ
は、−例として２サンプリングタイムの遅延がなされる
ことを示している。

第４図のような複数のディジタルフィルタユニットＬＩ
乃至ＬＮから成るディジタルフィルタ回路のフィルタ特
性は、その段数と各段（各ユニットＬ１乃至ＬＮ）のフ
ィルタ係数に、乃至ＫＮとによって定まることは従来か
ら知られている。しかし、各段の信号遅延時間がフィル
タ特性決定に関与することは解明されていなかった。そ
こで、この点について以下説明する。

１ず、従来のように各フィルタユニットにおける遅延が
単位遅延すなわち１サンプリングタイムの場合について
説明する。そのディジタルフィルタにおけるインパルス
応答をｈ（ｎ）とすると、周波数応答特性（伝達関数）
　Ｈ（ｅＪ”　）はフーリエ級数によって次のように表
わせる。

ここで、ｎは連続的なサンプリングタイミングの順序を
示す番号であり、インパルスが与えられたときをｎ−０
とし、以後１サンプリングタイム毎に１．２，３．４・
・・と順次変化する。第３図に示すようなラティス型フ
ィルタにおいて各段の遅延が単位遅延（１サンプリング
タイム）の場合は、インパルス応答ｈ　（ｎ）は例えば
第５図（ａ）のように図示できる。このインパルス応答
ｈ　（ｎ）は、具体的には各段のフィルタ係数に１と段
数によって定まるのであるが、その詳細は特に説明しな
い。第５図（ａ）から明らかなように、単位遅延である
ため、ｎ：０のサンプリングタイミングで入力されたイ
ンパルスに応答して１サンプリングタイム毎にレベルａ
Ｑ　、　ａｌ　、　、ａ２　　・・・のパルスが出力さ
れる。

このような単位遅延型のディジタルフィルタにおけるイ
ンパルス応答ｈ　（ｎ）に応じて定まる周波数応答Ｈ（
ｅＪＯＪ）によって実現されるフィルタ特性の一例を第
６図（ａ）に示す。ｆ５はディジタル波形信号のサンプ
リング周波数であり、従来のすなわち単位遅延型のディ
ジタルフィルタにおいてはこ位置を中心にして対称形の
特性をもつフィルタ特性をもつフィルタ特性が得られる
ことが知られている。また、ディジタルフィルタにおい
ては、フィルタ特性における山谷の数はフィルタユニッ
トの段数に応じ−で定まり、この場合、フィルタ演算の
精度及びデータのビット数などの点から山谷の分布を一
艮トを中心にしてＯＨ２からｆ、までの全帯域にほぼ均
一に広がるように設定する方が容易であり、所定の帯域
のみに山谷の分布を集中させようとすると、フィルタ演
算精度を上げかつデータのビット数を多くとる必要があ
り、更に係数の設定に特別の工夫が必要であった。一般
に、対称形の帯域の特性）を用いてフィルタ動作を行な
うよて所望の特性が得られるようにフィルタ係数及び段
数更には各ユニット間の結線形式を設定する。

次に、この発明のように各フィルタユニットＬＩ〜ＬＮ
における遅延が２サンプリングタイム以上の場合につい
て説明する。尚、単位遅延を越える遅延を段間遅延とい
うことにする。単位遅延のほかに更に１サンプリングタ
イムの股間遅延がある場合すなわち合計２サンプリング
タイムの遅延がある場合のインパルス応答をｈ　’　（
ｎ）とすると、フィルタ係数及び段数及び各ユニット間
の結線形式が同一な単位遅延型のフィルタにおけるイン
パルス応答ｈ　（ｎ）に対して次のような関係が成立す
る。

このインパルス応答ｈ’（ｎ）を図示すると第５図０）
）のようになる。すなわち、１段にっき２サンプリング
タイムの遅延が設けられているため、ｎ二〇のサンプリ
ングタイミングで入力されたインパルスに応答して２サ
ンプリングタイム毎にレベル”Ｏ＋　　ａＩ　＋　ａ２
・・・　のパル”スが出力される。

このディジタルフィルタＬ、−ＬＮにおける周ａ　数応
答をＨ’　（ｅ　Ｊ　Ｏ）　）とし、これをインパルス
応答ｈ’（ｎ）を用いて７一リエ級数で表わすと次の上
記（２）式から（３）式は次のように書換えることがで
き、 一−ｎ′とすると、 −Ｈ（ｅ２ｊ′□Ｊ）　　　　　　　　・・・（５）と
なる。すなわち、単位遅延によるディジタルフィルタの
周波数応答Ｈ（ｅＪ”）と股間遅延を設けたディジタル
フィルタの周波数応答Ｈ／　（ｅ　Ｊ　町とは、変数（
周波数）ωの係数が異なるだけであり、他は同一の特性
の関数である。従って、２サンプリングタイムの遅延を
行なう第４図のディジタルフィルタによって実現される
フィルタ特性の一例は第６図（ｂ）のようになる。すな
わち第６図（ｂ）に示す周波数応答Ｈ／　（ｅＪＧＪ）
においては、第６図（ａ）に示す周波数応答Ｈ（ｅＪ”
　）と同一のレベルがその半分の周波数において得られ
る。その結果、有効なっており、第６図（ａ）に比べて
半分となっている。

しかし、第６図（１））ではフィルタ特性における山谷
の分布が同図（ａ）よりも細かくなっており、細かな周
波数特性制御が可能であることを示している。

上述のように、股間遅延を導入したディジタルフィルタ
によれば、遅延したサンプリングタイム数に対応する比
率で単位遅延のときのフィルタ特性を周波数方向に圧縮
したフィルタ特性が得られる。従って、単位遅延の場合
に比べて細かな周波数特性制御が可能となる。このよう
な細かな周波数特性制御を単位遅延型のディジタルフィ
ルタによって実現しようとする場合、不要に多くの段数
を設けねばならなかった。これは、前述の通り、ディジ
タルフィルタにおけるフィルタ特性の山谷場合、その特
性が実現できるだけの多数の段数をの特性が生じるよう
にしなければならなかったのである。この点、この発明
によれば、少数のフィルタ段数で細かな周波数特性制御
が可能となり、製造コスト及び回路構成規模共に節約す
ることができるのである。

尚、各段における遅延サンプリングタイム数は２に限ら
ず、３あるいはそれ以上であってもよい。

遅延サンプリン夛タイム数が増すほど、フィルタ特性が
周波数方向に圧縮され、より細かな周波数特性制御が可
能となる。ただし、有効な周波数帯域はその分だけ狭く
なる。例えば、第４図の遅延回路４７の遅延時間を３サ
ンプリングタイムとした場合、入力楽音信号を有効に制
御し得る帯域はプリングタイムにするかは、サンプリン
グ周波数ｆ５と入力楽音信号の周波数帯域とによって決
定するものとする。例えば、サンプリング周波数ｆ５が
５０ＫＨ２、入力楽音信号の周波数帯域がＯＨ２〜ｌ０
ＫＨ２程度の場合は、第４図に示すように各段（ユニツ
＋−）における遅延時間を２サンプリングタイムとする
のがよい。

第７図はＦＩＲフィルタの基本構成を示し、第８図はＩ
ＩＲフィルタの基本構成を示す。フィルタユニットＬ１
乃至ＬＮとしてこのよりなＦＩＲフィルタあるいはＩＩ
Ｒフィルタあるいはその組合せを用いてもよい。また、
第９図及び第１０図に示すような高次巡回型ディジタル
フィルタ（ＩＩＲフィルタの一種）を用いて各ユニット
Ｌ１乃至ＬＮを構成することもできる。第７図乃至第１
Ｏ図において、参照番号４８．４９，５０．５１を付し
たブロックのように「遅延」と記入されたブロックは遅
延回路を示し、参照番号５２　、５３　、５４　。

５５を付し７たブロックのように三角形のプｌ’ｆｆ７
りは乗算器を示し、参照番号５６．５７．５８．５９を
付したブロックのように十記号が記入されたブロックは
加算器を示す。また、乗算器５２　、５３　。

５４．５５・・・に入力されるＫＩ　＋　Ｋ２　＋　Ｋ
３　、・・・Ｋ、　、　−に’、　、−に’２＋Ｈ１−
に’、　、　Ｋｏ、　、　Ｋ、、　。

・・・はフィルタ係数である。第７図乃至第１０図に示
すような型式のディジタルフィルタを用いる場合におい
ても、各遅延回路４８．４９，５０．５１・・・の遅延
時間を２サンプリングタイム以上とすることによりこの
発明を実施することができる。

尚、一般にディジタル乗算には演算時間遅れがあるため
、第４図の各ユニッ）Ｌｌ−ＬＮにおいて乗算器４６の
部分で楽音信号に時間遅れが生じる。このような演算時
間遅れに合わせるために加算器４４．４５の他の入力へ
の信号入力タイミングを遅らせるようにすることは設計
上適宜なし得ることであり、実際回路においてはそのよ
うな設計上の要請に応じて適宜の遅延手段が設けられる
、っ捷だ、そのような演算時間遅れ分を考慮して、引算
器４３における演算タイミングを合わせるために、実際
回路においては遅延回路４７の箇所（でおける遅延時間
は２サンプリングタイム丁度ではなく上記演算時間遅れ
芥を相殺したものとする。とはいえ、全体から見れば、
各ユニット（各段）の間で設定される時間遅れは２サン
プリングタイムもしくはそれ以上の整数サンプリングタ
イムであることはいうまでもない。このような設計上の
配慮は他のフィルタ形式（例えば第７図乃至第１０図の
ようなもの）を採用する場合もなされることは勿論であ
る。

以上説明したようにこの発明によれば、単位遅延が施さ
れる箇所に更に１サンプリングタイム以上の段間遅延を
付加するようにしたことにより、単位遅延のみによるフ
ィルタ特性を周波数方向に圧縮したフィルタ特性を得る
ことができる。これにより、細かな周波数特性制御が可
能となると共に、同じフィルタ特性ならば単位遅延のみ
のフィルタよシも少数のフィルタ段を用いて実現するこ
とができるようになり、回路構成が簡単となる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す電子楽器全体構成ブ
ロック図、第２図は第１図のディジタルフィルタ部の内
部構成の一例を示すブロック図、第３図（ａ）はラティ
ス型ディジタルフィルタの基本型式を示すブロック図、
同図（ｂ）及び（Ｃ）はラティス型ディジタルフィルタ
の基本型式の等価変換例を夫々示すブロック図、第４図
は第２図におけるフィルタユニットをラティス型フィル
タによって構成した一例を示すブロック図、第５図（ａ
）は単位遅延のみのラティス型ディジタルフィルタにお
けるインパルス応答の一例を示す図、同図（１））は第
４図に示されたようなフィルタすなわち段間遅延を導入
したラティス型ディジタルフィルタにおけるインパルス
応答の一例を示す図、第６図（ａ）は第５図（ａ）のイ
ンパルス応答に対応する周波数応答特性すなわちフィル
タ特性の一例を示す図、同図（ｂ）は第５図（ｂ）のイ
ンパルス応答に対応する周波数応答特性の一例を示す図
、第７図は第２図のフィルタユニットに応用可能な有限
インパルス応答フィルタの基本型式を示すブロック図、
第８図は同じく第２図のフィルタユニットに応用可能な
無限インパルス応答フィルタの基本型式を示すブロック
図、第９図及び第１０図は同じく第２図のフィルタユニ
ットに応用可能な高次巡回型フィルタの一例を夫々示す
ブロック図、である。 １１・楽音信号発生部、１２・・音色選択装置、１３・
・・楽音信号振分は及び加算制御回路、１４・・・ディ
ジタルフィルタ部、Ｌ１〜ＬＮ・・・フィルタユニット
、３７〜４２．４７〜５１・・・遅延回路、４３・・・
引算器、４４．４５．５６〜５９．２３〜２９・・加算
器、６０〜３６，４６．５２〜５５・・乗算器。 ニ ー！！２　（ム′（さ） ゛工

Claims (1)

1. 【特許請求の範囲】 １、ディジタル楽音信号を所定のサンプリング周期で供
   給する楽音信号供給手段と、この楽音信号供給手段から
   供給された前記ディジタル楽音信号を入力し、所定のフ
   ィルタ演算を行なうディジタルフィルタ回路とを具え、
   １サンプリングタイムに相当する単位遅延が楽音信号に
   対して施される前記ディジタルフィルタ回路内部の各段
   において、更に１サンプリングタイム以上の遅延を前記
   サンプリング周期に同期して夫々付加したことを特徴と
   する電子楽器のディジタルフィルタ装置。 ２、前記ディジタルフィルタ回路は、前記楽音信号供給
   手段から入力された前記ディジタル楽音信号に応答して
   所定のフィルタ演算を行なう演算手段と、この演算手段
   に関連して設けられ、この演算手段に入力される前記デ
   ィジタル楽音信号または前記演算手段における演算によ
   って得られたディジタル楽音信号に対して少なくとも２
   サンプリングタイム以上の遅延を前記サンプリング周期
   に同期して施し、遅延が施された信号を前記演算手段で
   利用させる遅延手段とを含むものである特許請求の範囲
   第１項記載の電子楽器のディジタルフィルタ装置。 ３、前記ディジタルフィルタ回路における前記所定のフ
   ィルタ演算の形式はラティス型ディジタルフィルタの演
   算形式である特許請求の範囲第２項記載の電子楽器のデ
   ィジタルフィルタ装置。 ４、前記演算手段は、縦続接続された複数の演算ユニッ
   トを含み、前記遅延手段は、前記各演算ユニットからそ
   の前段の前記各演算ユニットにフィードバックされる信
   号に夫々２サンプリングタイム以上の所定の遅延を設定
   する複数の遅延回路を含み、前記演算ユニットの各々は
   、前段の演算ユニットから楽音信号が入力され、この入
   力楽音信号を前記遅延回路を経由した前記フィードバッ
   ク信号から引算する引算器と、この引算器の出力信号に
   フィルタ係数を乗算する乗算器と、この乗算器の出力信
   号と前記入力楽音信号とを加算し、その加算出力を次段
   の演算ユニットに与える第１の加算器と、前記乗算器の
   出力信号と前記遅延回路を経由した前記フィードバック
   信号とを加算し、その加算出力を前段の演算ユニットに
   フィードバックする第２の加算器とを含むものである特
   許請求の範囲第３項記載の電子楽器のディジタルフィル
   タ装置。 ５、前記ディジタルフィルタ回路における前記所定のフ
   ィルタ演算の形式は有限インパルス応答フィルタの演算
   形式である特許請求の範囲第２項記載の電子楽器のディ
   ジタルフィルタ装置。 ６　前記ディジタルフィルタ回路における前記所定のフ
   ィルタ演算の形式は無限インパルス応答フィルタの演算
   形式である特許請求の範囲第２項記載の電子楽器のディ
   ジタルフィルタ装置。