JPS59121864A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59121864A JPS59121864A JP23232382A JP23232382A JPS59121864A JP S59121864 A JPS59121864 A JP S59121864A JP 23232382 A JP23232382 A JP 23232382A JP 23232382 A JP23232382 A JP 23232382A JP S59121864 A JPS59121864 A JP S59121864A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- type
- same
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical group [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に係り、特にＭＯＳトランジスタと
ノ々イ４？−ラトランジスタを同一半導体基板上に形成
した半導体装置に関する。
ノ々イ４？−ラトランジスタを同一半導体基板上に形成
した半導体装置に関する。
従来の半導体装置を第１図、第２図、第３図に示す。ｐ
型基板１上にｎ型半導体領域２を形成し、このｎ型半導
体領Ｍ、２中にｎ型半導体領域３を形成し、このｎ型半
導体領域３とｎ型半導体領域２に不純物濃度の高いｎ十
型不純物領域４，５をそれぞれ形成する。酸化膜６をコ
ンタクトホール１１を残して被覆し、コンタクトホール
１１上にアルミニウム配線７を形成する。ｎ型半導体領
域３をベース領域としｎ十型不純物領域４をコレクタ領
域とし、ｎ十型不純物領域５をエミッタ領域としてｎｐ
ｎバイポーラトランジスタを構成している。ｎ型半導体
領域３はｐチャンネルＭＯＳトランジスタと同一の拡散
工程で形成でき、ｎ＋型不純物領域４，５はｎチャンネ
ルＭＯ８）ランジスタと同一の拡散工程で形成できるた
め、同一半導体基板上に同時にＭＯＳ）ランジスタとバ
イポーラトランジスタを形成できる。
型基板１上にｎ型半導体領域２を形成し、このｎ型半導
体領Ｍ、２中にｎ型半導体領域３を形成し、このｎ型半
導体領域３とｎ型半導体領域２に不純物濃度の高いｎ十
型不純物領域４，５をそれぞれ形成する。酸化膜６をコ
ンタクトホール１１を残して被覆し、コンタクトホール
１１上にアルミニウム配線７を形成する。ｎ型半導体領
域３をベース領域としｎ十型不純物領域４をコレクタ領
域とし、ｎ十型不純物領域５をエミッタ領域としてｎｐ
ｎバイポーラトランジスタを構成している。ｎ型半導体
領域３はｐチャンネルＭＯＳトランジスタと同一の拡散
工程で形成でき、ｎ＋型不純物領域４，５はｎチャンネ
ルＭＯ８）ランジスタと同一の拡散工程で形成できるた
め、同一半導体基板上に同時にＭＯＳ）ランジスタとバ
イポーラトランジスタを形成できる。
しかしながら、従来の半導体装置の・々イポーラトラン
ジスタに大電流を流そうとすると、コレクタ領域である
ｎ十型不純物領域４からエミッタ領域であるｎ十型不純
物領域５の直下までのｎ型半導体領域２のコレクタ抵抗
Ｒ６（＝Ｒ□＋Ｒ２）が太きいため、ペース・コレクタ
間が順方向にバイアスされ飽和状態となり、所望の電流
が流れなかったりラッチアップ現象を起こしたりする間
組カあった。
ジスタに大電流を流そうとすると、コレクタ領域である
ｎ十型不純物領域４からエミッタ領域であるｎ十型不純
物領域５の直下までのｎ型半導体領域２のコレクタ抵抗
Ｒ６（＝Ｒ□＋Ｒ２）が太きいため、ペース・コレクタ
間が順方向にバイアスされ飽和状態となり、所望の電流
が流れなかったりラッチアップ現象を起こしたりする間
組カあった。
本発明は上記事情を考慮してなされたもので、コレクタ
抵抗の小さな・々イポーラトランジスタをＭＯＳ）ラン
ジスタと同一工程で形成することができる半導体装置を
提供することを目的とする。
抵抗の小さな・々イポーラトランジスタをＭＯＳ）ラン
ジスタと同一工程で形成することができる半導体装置を
提供することを目的とする。
この目的を達成するために、本発明による半導体装置は
、第１導電型の半導体層中に形成された第２４電型の半
導体領域と、この第２導電型の半導体領域中に第１の不
純物を拡散して形成した第１導電型の第１の不純物領域
と、前記第１４電型の半導体層中に、前記第１の不純物
よりも拡散係数の大きい第２の不純物を含む多結晶シリ
コン層より、前記第２の不純物を拡散して形成した第１
導電型の第２の不純物領域とを備え、前記第２導電型の
半導体領域をベース領域とし、前記第１導電型の第１の
不純物領域をエミッタ領域とし、前記第１導電型の第２
の不純物領域をコレクタ領域としてバイポーラトランジ
スタを構成したことを特徴とする。
、第１導電型の半導体層中に形成された第２４電型の半
導体領域と、この第２導電型の半導体領域中に第１の不
純物を拡散して形成した第１導電型の第１の不純物領域
と、前記第１４電型の半導体層中に、前記第１の不純物
よりも拡散係数の大きい第２の不純物を含む多結晶シリ
コン層より、前記第２の不純物を拡散して形成した第１
導電型の第２の不純物領域とを備え、前記第２導電型の
半導体領域をベース領域とし、前記第１導電型の第１の
不純物領域をエミッタ領域とし、前記第１導電型の第２
の不純物領域をコレクタ領域としてバイポーラトランジ
スタを構成したことを特徴とする。
本発明の一実施例による半導体装置を第４図から第６図
に示す。従来の半導体装ｔθと同様にｐ型基板１上にｎ
型半導体領域２を形成し、このｎ型半導体領域２中にｐ
チャンネルＭＯ８）ランジスタと同一の拡散工程でｐ型
不純物領域３を形成し、ベース領域とする。そしてｐ型
不純物領域５，９を、ｎチャンネルＭＯ３）ランジスタ
と同一の拡散工程で形成するわけであるが、この点で従
来とは相違する点が、ある。すなわちコレクタ領域とし
てのｎ十型不純物領域９の不純物を、エミッタ領域とし
てのｎ十型不純物領域５の不純物より拡散係数の大ぎい
ものとする。例えば、ｎ十型不純物領域５の不純物とし
てヒ累（Ａｓ ）を用いれば、ｎ十型不純物領域９の不
純物にはそれより拡散係数の大きいリン（Ｐ）またはア
ンチモン（Ｓｂ）を用いる。更に計型不純物拡散領域９
は、拡散係数の大きい不純物をドープした多結晶シリコ
ン層８より拡散することが特徴である。このようなコン
タクトは一般にダイレクトコンタクトと呼ばれ、コンタ
クト抵抗を非常に小さくするＣとができる。
に示す。従来の半導体装ｔθと同様にｐ型基板１上にｎ
型半導体領域２を形成し、このｎ型半導体領域２中にｐ
チャンネルＭＯ８）ランジスタと同一の拡散工程でｐ型
不純物領域３を形成し、ベース領域とする。そしてｐ型
不純物領域５，９を、ｎチャンネルＭＯ３）ランジスタ
と同一の拡散工程で形成するわけであるが、この点で従
来とは相違する点が、ある。すなわちコレクタ領域とし
てのｎ十型不純物領域９の不純物を、エミッタ領域とし
てのｎ十型不純物領域５の不純物より拡散係数の大ぎい
ものとする。例えば、ｎ十型不純物領域５の不純物とし
てヒ累（Ａｓ ）を用いれば、ｎ十型不純物領域９の不
純物にはそれより拡散係数の大きいリン（Ｐ）またはア
ンチモン（Ｓｂ）を用いる。更に計型不純物拡散領域９
は、拡散係数の大きい不純物をドープした多結晶シリコ
ン層８より拡散することが特徴である。このようなコン
タクトは一般にダイレクトコンタクトと呼ばれ、コンタ
クト抵抗を非常に小さくするＣとができる。
このようにしてｎ十型不純物領域９，５はｎチャンネル
ＭＯ８）ランジスタと同一の拡散工程で形成されるわけ
であるが、不純物の拡散係数の相違からコレクタ領域の
ｎ十型不純物領域９が第５図に示すように、より深く形
成される。このため電流路が短くなり従来問題となって
いたコレクタ抵抗Ｒｃ を小さくすることができる。す
なわち第３図と礪６図を比較すればわかるようにコレク
タ抵抗Ｒが従来のＲ□＋Ｒ２がらＲ１のみになる。列え
ば、従来のｎ十型不純物領域４の拡散深さを０．３μｍ
ｓｐ型不純物領域３の拡散深さを０．８μｍとして、２
×８μｍ２エミッタサイズのバイポーラトランジスタに
おけるＲ２は、ｎ型半導体領域の比抵抗を１Ω・αの場
合、次式のようになる〇Ｒ２＝ （１，ＯＸ （０，８
−０，３） ＸＩＯ”−’／（２Ｘ８刈０−８））１ ×７中１５６〔Ω〕 芽を掛けたのは電界拡がり効果を考慮したものである。
ＭＯ８）ランジスタと同一の拡散工程で形成されるわけ
であるが、不純物の拡散係数の相違からコレクタ領域の
ｎ十型不純物領域９が第５図に示すように、より深く形
成される。このため電流路が短くなり従来問題となって
いたコレクタ抵抗Ｒｃ を小さくすることができる。す
なわち第３図と礪６図を比較すればわかるようにコレク
タ抵抗Ｒが従来のＲ□＋Ｒ２がらＲ１のみになる。列え
ば、従来のｎ十型不純物領域４の拡散深さを０．３μｍ
ｓｐ型不純物領域３の拡散深さを０．８μｍとして、２
×８μｍ２エミッタサイズのバイポーラトランジスタに
おけるＲ２は、ｎ型半導体領域の比抵抗を１Ω・αの場
合、次式のようになる〇Ｒ２＝ （１，ＯＸ （０，８
−０，３） ＸＩＯ”−’／（２Ｘ８刈０−８））１ ×７中１５６〔Ω〕 芽を掛けたのは電界拡がり効果を考慮したものである。
そしてＲ１中２５０Ωであることから、コレクタ抵抗Ｒ
ｃ は従来に比べて４０６Ωから２５０Ωに約４割減少
したことになる。
ｃ は従来に比べて４０６Ωから２５０Ωに約４割減少
したことになる。
その後、酸化膜６をコンタクトホール１１およびダイレ
クトコンタクトホール１２を残して被覆し、その上にア
ルミニウム配線７を形成するわけであるが、コンタクト
ホールからコレクタ領域への抵抗値を本実施例では従来
より小さくすることができる。Ｃれは従来のｎ十不純物
領域４の比抵抗ρ８中関Ω／口であるのに対し、ポリシ
リコン層８の比抵抗ρ８８中１５０口であるからである
。
クトコンタクトホール１２を残して被覆し、その上にア
ルミニウム配線７を形成するわけであるが、コンタクト
ホールからコレクタ領域への抵抗値を本実施例では従来
より小さくすることができる。Ｃれは従来のｎ十不純物
領域４の比抵抗ρ８中関Ω／口であるのに対し、ポリシ
リコン層８の比抵抗ρ８８中１５０口であるからである
。
なお、先の実施例ではｐ型基板中に形成されたｎ型半導
体領域をコレクタとしたｎｐｎバイポーラトランジスタ
で説明したが、ｎ型基板をコレクタとしたｎｐｎバイポ
ーラトランジスタにおいても同様である。
体領域をコレクタとしたｎｐｎバイポーラトランジスタ
で説明したが、ｎ型基板をコレクタとしたｎｐｎバイポ
ーラトランジスタにおいても同様である。
以上の通り、本発明によれば、コレクタ抵抗の小さなバ
イポーラトランジスタをＭＯＳ）ランジスタと同一工程
で形成することができ、飽イロ状態やラッチアップ現象
を起こすことなくバイポーラトランジスタに大電流を流
すことができる。
イポーラトランジスタをＭＯＳ）ランジスタと同一工程
で形成することができ、飽イロ状態やラッチアップ現象
を起こすことなくバイポーラトランジスタに大電流を流
すことができる。
第１図は従来の半導体装置の平面図、第２図は同装置の
Ａ −Ａ’断面図、第３図は同装置の部分拡大断面図、 第４図は本発明の一実施例による半導体装置の平面図、
第５図は同装置のＢ−Ｂ’断面図、第６図は同装置の部
分拡大断面図である。 １・・・ｐ型基板、２・・・ｎ型半導体領域、３・・・
ｎ型半導体領域、４，５，９・・・ｎ十型不純物領域、
６・・・順化膜、７・・・アルミニウム配線、８・・・
多結晶シリコンｉ、［１・・・コンタクトホール、１２
・・・ダイレクトコンタクトホール、Ｒｃ、Ｒ□、Ｒ２
・・・コレクタ抵抗、Ｂ・・・ベース端子、Ｅ・・・エ
ミッタ端子、Ｃ・・・コレクタ端子。 出願人代理人 猪 股 清第１図 第３図 第５医 第２図 第４図 第６医
Ａ −Ａ’断面図、第３図は同装置の部分拡大断面図、 第４図は本発明の一実施例による半導体装置の平面図、
第５図は同装置のＢ−Ｂ’断面図、第６図は同装置の部
分拡大断面図である。 １・・・ｐ型基板、２・・・ｎ型半導体領域、３・・・
ｎ型半導体領域、４，５，９・・・ｎ十型不純物領域、
６・・・順化膜、７・・・アルミニウム配線、８・・・
多結晶シリコンｉ、［１・・・コンタクトホール、１２
・・・ダイレクトコンタクトホール、Ｒｃ、Ｒ□、Ｒ２
・・・コレクタ抵抗、Ｂ・・・ベース端子、Ｅ・・・エ
ミッタ端子、Ｃ・・・コレクタ端子。 出願人代理人 猪 股 清第１図 第３図 第５医 第２図 第４図 第６医
Claims (1)
- 【特許請求の範囲】 １、ＭＯＳ）ランジスタとバイポーラトランジスタを同
一半導体基板上に形成した半導体装置において、 第１導電型の半導体層中に形成された第２４電型の半導
体領域と、 この第２導電型の半導体領域中に第１の不純物を拡散し
て形成した第１４寅型の第１の不純物領域と、 前記第１導電型の半導体層中に、前記第１の不純物より
も拡散係数の大きい第２９不純物を含む多結晶シリコン
層から、前記第２の不純物を拡散して形成した第１４奄
型の第２の不純物領域とを９ｍえ、 前記第２導電型の″＃−導体領域をベース領域とし、前
記第１導電型の第１の不純物領域をエミッタ領域とし、
前記第１導電型の第２の不純物領域をコレクタ領域とし
てバイポーラトランジスタを構成したことを特徴とする
半導体装置。 ２、特￥′ｆ請求の範囲第１項記載の装置において。 前記第１の不純物はヒ素（ＡＳ）であり、前記第２の不
純物はリン（ｐ）であることを特徴とする半導体装置。 ３、特許請求の範囲第１項記載の装置において、前記第
１の不純物はヒ累（ＡＳ ）であり、前記第２の不純物
はアンチモン（Ｓｂ）であることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23232382A JPS59121864A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23232382A JPS59121864A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59121864A true JPS59121864A (ja) | 1984-07-14 |
| JPH05864B2 JPH05864B2 (ja) | 1993-01-06 |
Family
ID=16937394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23232382A Granted JPS59121864A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59121864A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628552A (ja) * | 1985-07-04 | 1987-01-16 | Toshiba Corp | 半導体装置 |
| US5962913A (en) * | 1996-01-19 | 1999-10-05 | Mitsubishi Denki Kabushiki Kaisha | Bipolar transistor having a particular contact structure |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0776960A (ja) * | 1993-09-09 | 1995-03-20 | Sankyo Alum Ind Co Ltd | スクリーン体の防音方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370677A (en) * | 1976-12-06 | 1978-06-23 | Fujitsu Ltd | Semiconductor device |
-
1982
- 1982-12-27 JP JP23232382A patent/JPS59121864A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5370677A (en) * | 1976-12-06 | 1978-06-23 | Fujitsu Ltd | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628552A (ja) * | 1985-07-04 | 1987-01-16 | Toshiba Corp | 半導体装置 |
| US5962913A (en) * | 1996-01-19 | 1999-10-05 | Mitsubishi Denki Kabushiki Kaisha | Bipolar transistor having a particular contact structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05864B2 (ja) | 1993-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484388A (en) | Method for manufacturing semiconductor Bi-CMOS device | |
| JPS6080267A (ja) | 半導体集積回路装置の製造方法 | |
| US4100565A (en) | Monolithic resistor for compensating beta of a lateral transistor | |
| JPS59121864A (ja) | 半導体装置 | |
| US4996580A (en) | Bipolar semiconductor device | |
| US4675983A (en) | Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions | |
| JP2569171B2 (ja) | 半導体装置 | |
| JPS5944784B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH02170571A (ja) | 半導体装置とその製造方法 | |
| JPS6257241A (ja) | 半導体装置 | |
| JPS6057643A (ja) | 半導体装置の製造方法 | |
| JP3040211B2 (ja) | 半導体集積回路の製造方法 | |
| JP2926785B2 (ja) | 半導体装置 | |
| JP2507055B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6225260B2 (ja) | ||
| JPH0734469B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH03234054A (ja) | 半導体装置の製造方法 | |
| JPH0575035A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH02164060A (ja) | 半導体集積回路 | |
| JPS5946059A (ja) | 半導体集積回路の製造方法 | |
| JPS6269547A (ja) | 半導体装置 | |
| JPH01112763A (ja) | 半導体装置 | |
| JPH0475662B2 (ja) | ||
| JPS616852A (ja) | 半導体装置 | |
| JPH0243346B2 (ja) |