JPS59119854A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59119854A JPS59119854A JP22840182A JP22840182A JPS59119854A JP S59119854 A JPS59119854 A JP S59119854A JP 22840182 A JP22840182 A JP 22840182A JP 22840182 A JP22840182 A JP 22840182A JP S59119854 A JPS59119854 A JP S59119854A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- layer wiring
- point metal
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の挾ｆＪ’Ｉ分ｑ：ｆ。
本発明は半導体装置、詳しくは多層配線構造に、−１：
言）る上下前ｈｉ ｋ相互の接続にｌｙＡする。
言）る上下前ｈｉ ｋ相互の接続にｌｙＡする。
（２）技術の７１ｆ景
多ｊ１づ配線技術は半導体装置の微オ、１０化およびｉ
ｔ：ｔ＋４１５積化に市ツ！である。第１図は従来の多
ｌＦｉ （ごこ（は２ ＋＋＃の場合を示ず）配線技術
を説明するだめのＴノも（外装＋ｉ、Ｉｌ要部の図で、
その（・３）は１０１面図、（ｂｌは１・（１＋ｊ ｌ
ヌ１をボす。同図において、１は例えばシリコン（Ｓ
ｉ ） ’ｆ−’９体基基板２および３は燐・シリケー
１ カシメ（ＩＩＳＧ ） ＩＩ襲、４はアルミニウム
（八β）の第］ １ｔ−ｉ配線１ｒｉ、５は同しくアル
ミニラＪ８の第２層配わ）５層、６ばスルーポールをボ
す。
ｔ：ｔ＋４１５積化に市ツ！である。第１図は従来の多
ｌＦｉ （ごこ（は２ ＋＋＃の場合を示ず）配線技術
を説明するだめのＴノも（外装＋ｉ、Ｉｌ要部の図で、
その（・３）は１０１面図、（ｂｌは１・（１＋ｊ ｌ
ヌ１をボす。同図において、１は例えばシリコン（Ｓ
ｉ ） ’ｆ−’９体基基板２および３は燐・シリケー
１ カシメ（ＩＩＳＧ ） ＩＩ襲、４はアルミニウム
（八β）の第］ １ｔ−ｉ配線１ｒｉ、５は同しくアル
ミニラＪ８の第２層配わ）５層、６ばスルーポールをボ
す。
」二記多刑配線の形成は、同図（・ｊ）を参照するとシ
リコン基板１上に素子、（図示・ｌ！１）を形成したｉ
茨＋１ｓＧカバー１１労２を例えば化学気相成長（ＣＶ
Ｄ ）法により成長した後、スルーボールを形成する（
図示せず）。次いでアルミニウムを蒸着した後バターニ
ングを行い第１層配線４を形成する。
リコン基板１上に素子、（図示・ｌ！１）を形成したｉ
茨＋１ｓＧカバー１１労２を例えば化学気相成長（ＣＶ
Ｄ ）法により成長した後、スルーボールを形成する（
図示せず）。次いでアルミニウムを蒸着した後バターニ
ングを行い第１層配線４を形成する。
しかる後１ｉイ間絶縁映としてｌｌ５Ｇ１１史３を成１
辻Ｕ７、次いでスルーボール６の窓開りを行う。ワ１．
いて内び）′ルミニウノ・を全面にノケ消した後、バタ
ーニンクを行って第２ ）ｆ；配線５を形成する。
辻Ｕ７、次いでスルーボール６の窓開りを行う。ワ１．
いて内び）′ルミニウノ・を全面にノケ消した後、バタ
ーニンクを行って第２ ）ｆ；配線５を形成する。
同図（ｂｌは」二速した多１ｉ’ｊ配線Ｉｆη造の中面
図で、同図におい”ｒｃｌ、Ｊ、；よびＣ２はそれぞれ
第１：配線４および第２層配線５の接続パターンを示ず
。当該接続パターンＣ１，Ｃ２およびスルーポール６Ｇ
、ルーシストのパクーニングの位置合せ５１′；差を、
Ｖ、慮し′（１分広くとっである。
図で、同図におい”ｒｃｌ、Ｊ、；よびＣ２はそれぞれ
第１：配線４および第２層配線５の接続パターンを示ず
。当該接続パターンＣ１，Ｃ２およびスルーポール６Ｇ
、ルーシストのパクーニングの位置合せ５１′；差を、
Ｖ、慮し′（１分広くとっである。
（３）従来技術と問題点
上記したレジストパターンのイＩ’ｊ−置合廿６．二お
＋ｊる誤差は、多数の接続パターンを同、１．５に形成
するとさに遭りられないものであり、釦積関を１ｉｉｌ
上させろためＣＩ、Ｃ２をなくずろとバクーニングの際
のメーハーエノチンクにより１すｉイ泉なとの間１法力
ζｄ已しる。
＋ｊる誤差は、多数の接続パターンを同、１．５に形成
するとさに遭りられないものであり、釦積関を１ｉｉｌ
上させろためＣＩ、Ｃ２をなくずろとバクーニングの際
のメーハーエノチンクにより１すｉイ泉なとの間１法力
ζｄ已しる。
第２図はかかる問題を説明するための図で、同図および
以下の図で第１図に示したものと同しく）１つ分は同し
符号を（＝ｔ して示す。ここで同図（ａ）を参１（〈
（すると、例えば第２層配線を形成する場合、全曲にア
ルミ゛ニウＪｘ５ａ８蒸着した後、レンスト７のパター
ンを形成するが、同図（ａ）に示す如く、上述した＋１
す１差によりレタス１−ノイクーン７が正しし）（３″
ｌｂ″ｙ。
以下の図で第１図に示したものと同しく）１つ分は同し
符号を（＝ｔ して示す。ここで同図（ａ）を参１（〈
（すると、例えば第２層配線を形成する場合、全曲にア
ルミ゛ニウＪｘ５ａ８蒸着した後、レンスト７のパター
ンを形成するが、同図（ａ）に示す如く、上述した＋１
す１差によりレタス１−ノイクーン７が正しし）（３″
ｌｂ″ｙ。
７ａからずれ、しかも接続パターンの先６ｂ１．＋がス
ル−ボール６にかかる（同図＋ｂ＋ｂｌ）とき、この状
懇でアルミニウム５８のエツチングを行うと、同図ｔｅ
ｌに示すようにスルーホール６を介して第１）行配牟泉
４のアルミニウムまでエツチングされてしまう。
ル−ボール６にかかる（同図＋ｂ＋ｂｌ）とき、この状
懇でアルミニウム５８のエツチングを行うと、同図ｔｅ
ｌに示すようにスルーホール６を介して第１）行配牟泉
４のアルミニウムまでエツチングされてしまう。
しかもエツチングは余分なアルミニウムを６″１ｃ￥に
除去するためにやや余分に（オーツ＼−）番こ行うので
、それだｂ３第１ｊ行配線４の損傷も大きくなり、同図
（ｂｌに矢印へで示す位置で断線することになる。
除去するためにやや余分に（オーツ＼−）番こ行うので
、それだｂ３第１ｊ行配線４の損傷も大きくなり、同図
（ｂｌに矢印へで示す位置で断線することになる。
従来１−述したパターンの位置′すれによる障フイを防
くために接続パターンＣＬ Ｃ２を十分広くとっである
。このため、大規模柴積回路（ＬＳＩ＞のグーノブの面
積は、許容誤差がないものに比べ約２借の大きさになり
、ＬＳＩの集積度向上の妨げＧこなっている。このため
ＣＩ 、 Ｃ２を用いないで６イ［実に１妾続する方法
が必要となる。
くために接続パターンＣＬ Ｃ２を十分広くとっである
。このため、大規模柴積回路（ＬＳＩ＞のグーノブの面
積は、許容誤差がないものに比べ約２借の大きさになり
、ＬＳＩの集積度向上の妨げＧこなっている。このため
ＣＩ 、 Ｃ２を用いないで６イ［実に１妾続する方法
が必要となる。
（４）発明のｌ」的
本発明は上記従来の問題点にｊ、益め 従来より小さな
面積でしかも断線などが起らすに」二１−配線と下層配
線との接続（コンタク１−）か６（を天にとれる多層配
線の提イ１（を目的とする。
面積でしかも断線などが起らすに」二１−配線と下層配
線との接続（コンタク１−）か６（を天にとれる多層配
線の提イ１（を目的とする。
（５）発明の構成
そしてこの目的は本発明によれは、多ｊ−配線構造にお
りる上下の配線層間に、高Ａ’ｄｒ点金）、（＋５の紫
化物の膜を設けることを特徴とする２１２冶体装’ｉ’
ｌ＋ｉを提供することによって達成される。
りる上下の配線層間に、高Ａ’ｄｒ点金）、（＋５の紫
化物の膜を設けることを特徴とする２１２冶体装’ｉ’
ｌ＋ｉを提供することによって達成される。
（６）発明の実施例
以下、図面により本発明実施例を説明する。
第３図は本発明実施例を説明するだめの２１′専体装；
６二要部の図で、同図（ａ）を参１１．／、４すると、
従来技術と同様にしてｌｌ５Ｇ １１９ ’ｌを形成し
、次いでアルミニウムの第１１γｉ配線３１を形成した
後、当該配線ハづ胴上に例えはチタン（１゛ｉ）の如き
１ｑ１副：点金属の窒化物、ずなわらチクンナイトライ
ｔ” （ＴｉＮ ） ３３を約１０００への厚さに形成
する。この場合の高面１魚金＋７バ窒化物の形成ばＪ’
＋’Ｒのスパンタリング技術で行う。
６二要部の図で、同図（ａ）を参１１．／、４すると、
従来技術と同様にしてｌｌ５Ｇ １１９ ’ｌを形成し
、次いでアルミニウムの第１１γｉ配線３１を形成した
後、当該配線ハづ胴上に例えはチタン（１゛ｉ）の如き
１ｑ１副：点金属の窒化物、ずなわらチクンナイトライ
ｔ” （ＴｉＮ ） ３３を約１０００への厚さに形成
する。この場合の高面１魚金＋７バ窒化物の形成ばＪ’
＋’Ｒのスパンタリング技術で行う。
θくいで従来技術と同様にしてｌｌ５Ｇ層間絶縁膜３、
スルーボール３４の窓１３旧ノおよび第２層配線３２を
形成し、多ｊＸ−配線（１１！造を形成する。
スルーボール３４の窓１３旧ノおよび第２層配線３２を
形成し、多ｊＸ−配線（１１！造を形成する。
」−１記高１１’ｌ１ｌｊ点窒化物は、抵抗イシが数十
μΩｃｍ、ヌープ硬度か１０００ないし３０００である
が、アルミニウム（抵抗−）ｊ ２μΩｃｍ）との７１
ｉ気的接続および力′−テ、的（ｆｌｉ度に斗ンいて問
題を生ずることかない、ま）こアルミニウム いため工、ナングハリア層としＣのジノ果がある。
μΩｃｍ、ヌープ硬度か１０００ないし３０００である
が、アルミニウム（抵抗−）ｊ ２μΩｃｍ）との７１
ｉ気的接続および力′−テ、的（ｆｌｉ度に斗ンいて問
題を生ずることかない、ま）こアルミニウム いため工、ナングハリア層としＣのジノ果がある。
なお＋ｉ’ｂ ＃ｉ１：点金屈と金属（は、上記チタン
の他にタンタル（’ｌ’ａ） 、タングステン（Ｗ）、
ハフニウム（Ｉｆｆ） 、：ｒ：リブう一ン（Ｍｏ）
、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ） 、バナジウ
ム（■）、クロム（叶）などを使用すること力辷Ｃきる
。また、窒化１吹は容易にフッ素系ガスによりトライエ
ノナングされる。
の他にタンタル（’ｌ’ａ） 、タングステン（Ｗ）、
ハフニウム（Ｉｆｆ） 、：ｒ：リブう一ン（Ｍｏ）
、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ） 、バナジウ
ム（■）、クロム（叶）などを使用すること力辷Ｃきる
。また、窒化１吹は容易にフッ素系ガスによりトライエ
ノナングされる。
かかる構造であるから、例えばレジストパターンの位置
ずれにより第２層配線３２が同図ｔｃ）に符号３２ａで
示す如くずれて形成された場合でも、従来のように下層
配線３１がエツチングにより損傷を受番ノることがない
。そして高融点金属の窒化物１警で１３３は低抵抗であ
るため、上層間わド３２．ｌと下Ｉ−配わＲ３１との電
気的接続か確実に行なえる。
ずれにより第２層配線３２が同図ｔｃ）に符号３２ａで
示す如くずれて形成された場合でも、従来のように下層
配線３１がエツチングにより損傷を受番ノることがない
。そして高融点金属の窒化物１警で１３３は低抵抗であ
るため、上層間わド３２．ｌと下Ｉ−配わＲ３１との電
気的接続か確実に行なえる。
従って、従来のようにレジストパターンクの位置合せ誤
差を考１．ω：して配線（ｙ合部およびスルーホールを
広くとる必要がなく、同図Ｔｂｌに示す如く配線幅のま
まで、しかも従来より小さなスルーポール３４をもって
上層配線３２と下層配線３１との：Ｉンタクトをとるこ
とができる。このごとに（、配線間隔の縮小を可能とす
るためＬＳＩの年梢化に効↓ｋがあり、従来に比べ３０
〜５０％の集積度の向上かできる。また上述した如く多
少の位置ずれがあっ゛（も電気的コンタクトがＵ（ｅ実
にとれるため、従来よりも位ｊｉ、１：合せか容易とな
る。また窒化物層か配線ハづ３２の王（］１すにある場
合でも仝（同様の効果がある。
差を考１．ω：して配線（ｙ合部およびスルーホールを
広くとる必要がなく、同図Ｔｂｌに示す如く配線幅のま
まで、しかも従来より小さなスルーポール３４をもって
上層配線３２と下層配線３１との：Ｉンタクトをとるこ
とができる。このごとに（、配線間隔の縮小を可能とす
るためＬＳＩの年梢化に効↓ｋがあり、従来に比べ３０
〜５０％の集積度の向上かできる。また上述した如く多
少の位置ずれがあっ゛（も電気的コンタクトがＵ（ｅ実
にとれるため、従来よりも位ｊｉ、１：合せか容易とな
る。また窒化物層か配線ハづ３２の王（］１すにある場
合でも仝（同様の効果がある。
他力、従来技術では第４図に示す如＜ １１ＳＧ Ｉｉ
Ｊ間絶縁１１テ３ａを成長させるとき、４５０°Ｃの成
長温度の（影響にＪ、り第１層配線４ｂ中でアルミニウ
ム原Ｙの移動か起り、その結果配線＋ｆｆ１４ｂＪ−に
突起４■や陥没７Ｉ２が形成され、しかも」−面配線形
成中に該突起旧かこわれるなとして短絡の原因となるこ
とかあった。
Ｊ間絶縁１１テ３ａを成長させるとき、４５０°Ｃの成
長温度の（影響にＪ、り第１層配線４ｂ中でアルミニウ
ム原Ｙの移動か起り、その結果配線＋ｆｆ１４ｂＪ−に
突起４■や陥没７Ｉ２が形成され、しかも」−面配線形
成中に該突起旧かこわれるなとして短絡の原因となるこ
とかあった。
しかし本発明によれば、高１”Ｍ；点金属の窒化物４Ｊ
硬度か大きいため、上記アルミニウム原子の移・１ｉＪ
Ｊを抑え、突起形成を防止できる。また長時間の通電に
よって１１〕「線などを住しるエレクｌ−ｃ＋マイクレ
ーンヨンに対しても、スルーボールにハリアメクルがあ
るごとにより、本発明は原子移動を抑え１１ノ１線を防
止するりノ果がある。
硬度か大きいため、上記アルミニウム原子の移・１ｉＪ
Ｊを抑え、突起形成を防止できる。また長時間の通電に
よって１１〕「線などを住しるエレクｌ−ｃ＋マイクレ
ーンヨンに対しても、スルーボールにハリアメクルがあ
るごとにより、本発明は原子移動を抑え１１ノ１線を防
止するりノ果がある。
丈に従来、半導体装１６の製造中におけるパンケーン化
および配線後の工程で行う加熱処理において、シリコン
基板もしくはポリシリコン屓からソリｍｌン１．！’、
’ｊ了がスルーホールを通り配線中に拡散しくシリコン
の吸」二げ）、トシンシスタ、ターイン（−−トなどの
素子特性を劣化さ一已ることが経験されていたが、本発
明によれば第１層配線上の高？ｉｉｉ！点金属の窒化物
によって上記シリコン原子の拡散を防止することかでき
る。
および配線後の工程で行う加熱処理において、シリコン
基板もしくはポリシリコン屓からソリｍｌン１．！’、
’ｊ了がスルーホールを通り配線中に拡散しくシリコン
の吸」二げ）、トシンシスタ、ターイン（−−トなどの
素子特性を劣化さ一已ることが経験されていたが、本発
明によれば第１層配線上の高？ｉｉｉ！点金属の窒化物
によって上記シリコン原子の拡散を防止することかでき
る。
上述の如く、下層配線上にｊ！′ｉＪｌ＆Ｙ１点金属の
窒化物層全金属する本発明の多層配線構造は、多くの（
Ｕれた特徴をもつものであることが理）Ｗされよ）。
窒化物層全金属する本発明の多層配線構造は、多くの（
Ｕれた特徴をもつものであることが理）Ｗされよ）。
（７）発明の効果
以」−詳細に説明した如く、本発明によればレジストパ
ターンの位置合せが容易−（かつ配線間のコンタクト面
積が小さく、またエツチング時に４９ける下層配線の＃
ｉ１傷による１ｊｉわｉ（などを防止できる多層配線が
提供されるため、集積回路の集積度向上に効果があり、
また同時に本発明によれは配ξＪｊ！中へのシリコンの
拡ｌｉ＆ 、エレクトシ１マイグレーノヨンによる断線
およびｌｌ５ＧＩ模成に時に起る一１１７１配線の突起
形成等も防止され、半導体装置のｉ「：、（賓１度化お
よび信頼性向上に効果大である。
ターンの位置合せが容易−（かつ配線間のコンタクト面
積が小さく、またエツチング時に４９ける下層配線の＃
ｉ１傷による１ｊｉわｉ（などを防止できる多層配線が
提供されるため、集積回路の集積度向上に効果があり、
また同時に本発明によれは配ξＪｊ！中へのシリコンの
拡ｌｉ＆ 、エレクトシ１マイグレーノヨンによる断線
およびｌｌ５ＧＩ模成に時に起る一１１７１配線の突起
形成等も防止され、半導体装置のｉ「：、（賓１度化お
よび信頼性向上に効果大である。
第１図（ａｌ 、 （１）ｌ、第２図（，１１、（ｂｌ
、 （Ｃ１および第４図は従来技術を説明するための
半］４体ル・５置要部のし１、第３し」ばイ・−光明天
施例を説明するための半導体装ＩＩ・Ｖ要部の図“（あ
る。 １ ノリニ１ン占１及、２．３． ３ａ−１’ｓＧ
ｌｌ栗、４ 、／Ｉｂ、３１ 第１層アルミ、′−ウ
ノ・配わ１）、５ ＋ ｔｉａ ｌ ｔ＋２ 、ｖ２＋
４−第２ｊτ・１アルミニウム配わｎ、６．３４ ス
ルーボール、７ レシス］−１３３チタンナイトライド 一２′３：。 −１，ｌｌ−，４ｉ 第２１／１ 第２図 （Ｃ） 第３１′４ （ｃ） ３
、 （Ｃ１および第４図は従来技術を説明するための
半］４体ル・５置要部のし１、第３し」ばイ・−光明天
施例を説明するための半導体装ＩＩ・Ｖ要部の図“（あ
る。 １ ノリニ１ン占１及、２．３． ３ａ−１’ｓＧ
ｌｌ栗、４ 、／Ｉｂ、３１ 第１層アルミ、′−ウ
ノ・配わ１）、５ ＋ ｔｉａ ｌ ｔ＋２ 、ｖ２＋
４−第２ｊτ・１アルミニウム配わｎ、６．３４ ス
ルーボール、７ レシス］−１３３チタンナイトライド 一２′３：。 −１，ｌｌ−，４ｉ 第２１／１ 第２図 （Ｃ） 第３１′４ （ｃ） ３
Claims (1)
- 多層配線構造におげろ上十の配線層間に、ｊ）：１１°
・、ｒ［：点金属の窒化物の股を設←）ることを！１２
Ｆ徴とする半η゛メ体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22840182A JPS59119854A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22840182A JPS59119854A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59119854A true JPS59119854A (ja) | 1984-07-11 |
Family
ID=16875883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22840182A Pending JPS59119854A (ja) | 1982-12-27 | 1982-12-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59119854A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290153A (ja) * | 1986-06-06 | 1987-12-17 | Yokogawa Hewlett Packard Ltd | 多レベル金属集積回路の製造方法 |
| JPS63128646A (ja) * | 1986-11-18 | 1988-06-01 | Nec Corp | 多層配線構造の製造方法 |
-
1982
- 1982-12-27 JP JP22840182A patent/JPS59119854A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290153A (ja) * | 1986-06-06 | 1987-12-17 | Yokogawa Hewlett Packard Ltd | 多レベル金属集積回路の製造方法 |
| JPS63128646A (ja) * | 1986-11-18 | 1988-06-01 | Nec Corp | 多層配線構造の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60138940A (ja) | 半導体装置の製造方法 | |
| JPS639925A (ja) | 半導体装置の製造方法 | |
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| JPS59119854A (ja) | 半導体装置 | |
| JPH0228253B2 (ja) | ||
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| KR19980060592A (ko) | 반도체소자의 금속 배선 형성 방법 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| JPH03145734A (ja) | ボイポーラ型半導体装置 | |
| JPH0342834A (ja) | 半導体装置 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPS61208851A (ja) | 半導体装置の製造方法 | |
| JPH04340713A (ja) | 半導体装置の製造方法 | |
| JPH03280431A (ja) | 多層配線の製造方法および装置 | |
| JPS61100949A (ja) | 多層配線の形成方法 | |
| JPS61196554A (ja) | 半導体集積回路装置 | |
| KR20000042470A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0410456A (ja) | 半導体装置 | |
| JPS62115744A (ja) | 半導体装置 |