JPS59117358A - 情報変換方式 - Google Patents

情報変換方式

Info

Publication number
JPS59117358A
JPS59117358A JP23244182A JP23244182A JPS59117358A JP S59117358 A JPS59117358 A JP S59117358A JP 23244182 A JP23244182 A JP 23244182A JP 23244182 A JP23244182 A JP 23244182A JP S59117358 A JPS59117358 A JP S59117358A
Authority
JP
Japan
Prior art keywords
conversion
bit
information
bits
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23244182A
Other languages
English (en)
Inventor
Shinichi Fukuda
伸一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23244182A priority Critical patent/JPS59117358A/ja
Publication of JPS59117358A publication Critical patent/JPS59117358A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、音声信号等のPCM記録に使用して好適な情
報変換方式に関する。
背景技術とその問題点 例えば音声信号をPCM化し、回転ヘッドを用いて磁気
記録することが提案されている。このような装置におい
て信号の記録に当たっては、一般にNRZIと呼ばれる
変調が用いられる。これはデータ信号中の“1”で信号
を反転させ、“0”で反転させないようにするものであ
る。
ところでこのような信号の記録において、低域成分が多
く含まれていると再生時の安定性が悪くなる。一方上述
のNIIZ+において“0″が連続すると、その間変調
信号は反転されなくなり、周波数が低]・シてしまう。
そこでPCMによる情報を任意数のピントずつに分解し
、そのそれぞれをより多数のビットに変換して、0”が
多数連続しないようにすることが行われている。
また上述のような記録を携帯用等の小型の装置で行おう
とした場合には、回転ヘッドの小型化、記録トラックの
狭幅化などにより、再生出力のS/Nが悪く、また記録
の帯域が狭いなどの問題がある。
ここで例えばS/Hに対しては、復調時の検出ウィンド
ウ幅(Tw)と、最小反転幅(Tmin)との比が例え
ば2倍以下程度に小さいことが望ましい。そこで従来か
ら例えばガボアコートと呼ばれる変換方式が提案されて
いる。
ガボアコードは2ビツト(B+ 、B2 )の情報を3
ビツト(Pl、B2、B3)に変換するもので、その変
換式は、 PI =P3p十Bz 十B2 9BtfP2 =P3
p−Bl +B2 P 3 = P 3P 十B 1 + B 2但し、サ
フィックスのpは前に変換された情報、fは次に変換さ
れる情報 であり、復δ周式は、 B1=PaP“Ptp+ P3P ’ P 1  °P
3B2=P2 ・B3 で与えられる。
このガポアコードにおいて、T w = 0.67T 
Tm1n =0.67T% Tc+ax  (最大反転
幅) =1.33T(但しTは被変調データlビット相
当の時間又は波長)であって、ここでTyとTmjnの
比は1倍である。
ところでこのガボアコードにおいて、上述の変換はいわ
ゆるたたみ込み形で行われている。これに対してより多
ビットの変換において、不都合が生じた時に2組以上の
情報を同時に変換するいわゆるブロック変換が行われて
いる。
発明の目的 本発明はこのような点にかんがみ、2ビツトから3ビツ
トへの変換においてブロック変換を応用し、不都合時に
4ヒントから6ビツトにして情報変換を行うようにした
情報変換方式を提案するものである。
発明の概要 本発明は、2ビツトの情報を3ヒツトの情報に変換する
に当り、上記3ビツトの情報は、その組み合せの中で“
0”が連続しないようにすると共に、上記3ビツトの情
報の内の最初及び最後に“0”がない2通りの組合せと
、最初が“1”で最後が“0”となる1通りの組合せと
の3通りの組合せを上記2ビツトの情報の内の3通りに
それぞれ対応させ、上記2ビツトの情報の内の残りの1
通りをそれに続く2ビツトと組合せて4ビツトと4通り
の情報とし、この4通りの情報を上記3ビツトの組合せ
の内の上記最初及び最後に“0”がない2通りと最初が
“0″の2通りとを組合せた6ビツトの4通りの情?l
l&こそれぞれ対応させるようにした情報変換方式であ
って、これによれば2ビツトから3ビツトへの変換をブ
ロック変換にて行うことができる。
実施例 この方式においては、2ビツト(Bl 、B2 )の情
報を3ビツト(Pz 、B2 、B3 )に変換する。
また“0”の連続を禁止する。゛ ここで2ビツト(B1、B2)について、この2ビツト
が取り得る形態は第1図に示すように(11)〜(14
)の4通りである。
一方3ビット(Pi、B2、B3)につい°ζ、上述の
条件を満足する形態は第2図に示すように(21)〜(
25)の5通りである。
しかしながらこの5通りにおいて、(22)のパターン
の後に(24)、(25)のパターンが続くと“0”が
連続することになる。
そこでまず、例えば(11)〜(13)を(21)〜(
23)に変換する。次に例えは(14)に対しては続く
2ビツトと共に第3図(11’)〜(14’)のような
4ビツトのパターンとし、これらをそれぞれ矢印で示す
ように(21)、(22)と(24)、(25)とを組
合せた6ビツトのパターンに変換する。
このようにして“0°゛が連続しないように変換するこ
とができる。なお復調に当たっては、まず(21)、(
22)が検出されたときはその後のパターンの最初ビッ
トが“0”であるか否かを判別し、0″でないときはそ
のまま(21)→(11)、(22) −(12)の復
調を行い、“0”のときは(21)、(22)→(14
)の復調を行う。また(24)、(25)が検出された
ときは、その前のパターンの第2ビツトが′0”である
か否かを判別し、0”のとき(24) −(11)、(
,25)→(12)の復調を行い、l”のとき(24)
→(13)、(25)→(14)の(証基周を行う。
そしてこの方式において、T y = 0.67T 、
 T m1n= 0.67T、 T max = 1.
33Tとなり、これらの値はガボアコードと同等である
なお上述の変換を行うための変換式は、例えばPz =
Btp+B2p+「W P2=BIP・【π−・P3p+Bt+E]−・B1f
P3−「・ (BIP+B2P+P3P)+82であり
、復調式は、 Bx=P2・(Pt・(B3 + Plf)十五・P2
PIB2 =P3 + (PT−P2+Ps  ・Pl
f)で与えられる。
さらに第4図は上述の方式に従って変換を行う装置の一
例を示す。図1において(L)は入力端子、(2)は人
力用の5ビツトシフトレジスタ、(3)は変換ロジック
、(4)は出力用6ビツトシフトレジスタである。そし
て入力端子fl)に供給される情報が2ビ・7トずつシ
フトレジスタ(2)の中を転送され、5ヒツト(B11
、B2p、 Bt 、B2 、Bar)の情報が変換ロ
ジック(3)に供給される。またシフトレジスタ(4)
の、前に変換されたときの3ヒツト目(P3P)も変換
ロジック(3)に供給される。この変換ロジック(3)
で」−述の変換式に従って変換が行われ、変換された3
ビツト (PI、B2、B3)の情報がシフトレジスタ
(4)に供給される。さらにクロック端子(5)から、
入力信号のクロックの3/2倍の周波数のクロック信号
がシフトレジスタ(4)に供給され、上述の3ビツトが
順次読め出される。この信号がJKフリップフロップ(
6)に供給され、端子(5)からのクロック信号がソリ
ツブフロップ(6)に供給されて、NRZT変δj1d
された信号が出力端子(7)に取り出される。
また第5図はiM調のための装置の例を示し、入力端子
(11)からの信号がNRZIの復調回路(12)を通
じて8ビツトシフトレジスタ(13)に供給され、この
シフトレジスタ(13)からの(P2P、Pl、B2、
B3、Plf)の情報が変換ロジック(14)に(l給
される。そして上述の復調式に従っζti MNされた
(Bz 、B2 )の情報がシフトレジスタ(15)に
供給され、出方端子(16)に取り出される。
このようにし′C変換及び復調を行うことができる。
発明の効果 本発明によれば、2ビツトから3ビツトへノ変換をブロ
ック変換にて行うことができた。
【図面の簡単な説明】
fA1図〜第3図は本発明の説明のための図、第4図、
第5図はそれぞれ変換及び復調に用いる装置の構成図で
ある。 (1)は入力端子、(2)、(4)はシフトレジスタ、
(3)は変換ロジック、(5)はクロック端子、(6)
はフリップフロップ、(7)は出力端子である。 313 第1図    第2図 第3図 第4図 第5因

Claims (1)

    【特許請求の範囲】
  1. 2ビツトの情報を3ビツトの情報に変換するに当り、上
    記3ビツトの情報は、その組み合せの中で“0°゛が連
    続しないようにすると共に、上記3ビツトの情報の内の
    最初及び最後に“0”がない2通りの組合せと、最初が
    “1”で最後が“0”となる1通りの組合せとの3通り
    の組合せを上記2ビツトの情報の内の3通りにそれぞれ
    対応させ、上記2ビツトの情報の内の残りの1通りをそ
    れに続く2ヒツトと組合せて4ビツトの4通りの情報と
    し、この4通りの情報を上記3ビツトの組合せの内の上
    記最初及び最後に“0”がない2通りと最初が“0”の
    2通りとを組合せた6ビツトの4通りの情報にそれぞれ
    対応させるようにした情報変換方式。
JP23244182A 1982-12-23 1982-12-23 情報変換方式 Pending JPS59117358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23244182A JPS59117358A (ja) 1982-12-23 1982-12-23 情報変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23244182A JPS59117358A (ja) 1982-12-23 1982-12-23 情報変換方式

Publications (1)

Publication Number Publication Date
JPS59117358A true JPS59117358A (ja) 1984-07-06

Family

ID=16939312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23244182A Pending JPS59117358A (ja) 1982-12-23 1982-12-23 情報変換方式

Country Status (1)

Country Link
JP (1) JPS59117358A (ja)

Similar Documents

Publication Publication Date Title
JP2002533974A (ja) nビットソースワードを対応するmビットチャネルワードに符号化し、mビットチャネルワードを対応するnビットソースワードに復号化する装置
JPH1186458A (ja) 変調装置および変調方法、復調装置および復調方法、並びに伝送媒体
US4502036A (en) Encoding and decoding systems for binary data
JPS59117358A (ja) 情報変換方式
JPS62272726A (ja) 符号化回路
US5812073A (en) Method and apparatus for generating run-length limited code
JPS59122267A (ja) 情報変換方式
JPS60114053A (ja) 符号変換方式
JP3147647B2 (ja) ディジタル情報伝送方法
JPS59122266A (ja) 情報変換方式
JPS59110255A (ja) 情報変換方式
JPS60178783A (ja) デイジタル録画方式
JP3243137B2 (ja) データ変換方法
JPH0422061B2 (ja)
JPS6016147B2 (ja) パルス伝送方式
JPS6165531A (ja) 符号変換方法
JPS63229921A (ja) 符号変換装置
JPH0783273B2 (ja) 符号変換装置
JPS63204822A (ja) 符号変換装置
JPS61131269A (ja) デイジタル信号記録装置の変調回路
JPH0477994B2 (ja)
JPS59204354A (ja) 情報変換方式
JPH0666815B2 (ja) 情報変換方式及びデータ復調方式
JPH08161834A (ja) 符号化装置
JPS61227431A (ja) 符号変換装置