JPS59116830A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS59116830A JPS59116830A JP57225811A JP22581182A JPS59116830A JP S59116830 A JPS59116830 A JP S59116830A JP 57225811 A JP57225811 A JP 57225811A JP 22581182 A JP22581182 A JP 22581182A JP S59116830 A JPS59116830 A JP S59116830A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- signal
- mpu
- bus
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、マイクロコンピュータシステムに関する。
例えば、（株）日立製作所から販売されている型名ｒ６
８０９Ｊのマイクロプロセッサを用いたマイクロコンピ
ュータシステムにおいては、ダイナミック型ＲＡＭで構
成されたメモリボードを用いている。ダイナミック型Ｒ
ＡＭのリフレッシュ動作は、メモリボードからＭＰＵ
（マイクロプロセッサ）にリフレッシュ要求信号を送出
し、ＭＰＵで形成されたバス状態を示す信号ＢＡを受け
て、メモリボードがリフレッシュ動作を開始する。
８０９Ｊのマイクロプロセッサを用いたマイクロコンピ
ュータシステムにおいては、ダイナミック型ＲＡＭで構
成されたメモリボードを用いている。ダイナミック型Ｒ
ＡＭのリフレッシュ動作は、メモリボードからＭＰＵ
（マイクロプロセッサ）にリフレッシュ要求信号を送出
し、ＭＰＵで形成されたバス状態を示す信号ＢＡを受け
て、メモリボードがリフレッシュ動作を開始する。
このようなマイクロコンピュータシステムにＤＭＡ （
直接メモリ・アクセス）転送機能を付加するにあた′す
、次のような問題の生じることが判明した。
直接メモリ・アクセス）転送機能を付加するにあた′す
、次のような問題の生じることが判明した。
ＤＭＡは、例えばフロッピーディスク装置等のＩ１０装
置とメモリボードとの間でのデータを転送することを唯
一専用の仕事とする制御回路である。上記データ転送に
は、バスの空き状態が前提になるので、上記信号ＢＡが
ＤＭＡからＭＰＵへのデータ転送要求に対する了解信号
になる。
置とメモリボードとの間でのデータを転送することを唯
一専用の仕事とする制御回路である。上記データ転送に
は、バスの空き状態が前提になるので、上記信号ＢＡが
ＤＭＡからＭＰＵへのデータ転送要求に対する了解信号
になる。
しかし、メモリホードでのりフレッシュ動作中にＤＭＡ
転送要求が重なると、上記信号ＢＡがバスの空き状態を
示しているので、直ちにＤＭＡがデータ転送を開始して
しまうという誤動作が生じるものとなる。
転送要求が重なると、上記信号ＢＡがバスの空き状態を
示しているので、直ちにＤＭＡがデータ転送を開始して
しまうという誤動作が生じるものとなる。
この発明の目的は、−Ｆ記共通の信号（例えばＢＡ）を
用いて、誤動作することなくリフレッシュ動作とＤＭＡ
転送とを実現したマイクロコンピュータシステムを提供
することにある。
用いて、誤動作することなくリフレッシュ動作とＤＭＡ
転送とを実現したマイクロコンピュータシステムを提供
することにある。
この発明の他の目的は、以下の説明及び図面から明らか
になるであろう。
になるであろう。
以下、この発明を実施例とともに詳細に説明する。
第１図には、この発明の一実施例のブロック図が示され
ている。
ている。
マイクロプロセッサＭＰＵと、ダイナミック型ＲＡＭで
構成されたメモリボードＤＲＡＭと、ＤＭＡ制御装置Ｄ
ＭＡと、特に制限されないが、フロッピーディスク装置
等のＩ１０装置Ｉ１０とは、共通のバスＢＵＳにより相
互に接続されて、１つの情報処理システムを構成する。
構成されたメモリボードＤＲＡＭと、ＤＭＡ制御装置Ｄ
ＭＡと、特に制限されないが、フロッピーディスク装置
等のＩ１０装置Ｉ１０とは、共通のバスＢＵＳにより相
互に接続されて、１つの情報処理システムを構成する。
上記バスＢＵＳには、アドレスバスとデータバスとが含
まれる。
まれる。
なお、他のキーボード等の制御装置及びＣＲＴディスプ
レイ装置等のＩ１０機器は、この発明に直接関係がない
ので省略されている。
レイ装置等のＩ１０機器は、この発明に直接関係がない
ので省略されている。
この実施例では、メモリボードＤＲＡＭのりフレッシュ
動作は、その要求信号ＢＲＱをマイクロプロセッサＭＰ
Ｕに送出し、バスの状態を示す信号ＢＡを受けて、リフ
レッシュ動作を開始する。
動作は、その要求信号ＢＲＱをマイクロプロセッサＭＰ
Ｕに送出し、バスの状態を示す信号ＢＡを受けて、リフ
レッシュ動作を開始する。
また、ＤＭＡ制御装置ＤＭＡによるＤＭＡ転送動作□は
、その要求信号ＤＲＥＱをマイクロプロセッサＭＰＵに
送出し、上記信号ＢＡを受けて、上記メモリボードＤＲ
ＡＭとフロンピーディスク装置１１０間で直接データ転
送を行う。この実施例においては、上記リフレッシュ動
作とＤＭＡ転送動作とが競合するという誤動作を回避す
るために、次の回路が設置Ｊられる。
、その要求信号ＤＲＥＱをマイクロプロセッサＭＰＵに
送出し、上記信号ＢＡを受けて、上記メモリボードＤＲ
ＡＭとフロンピーディスク装置１１０間で直接データ転
送を行う。この実施例においては、上記リフレッシュ動
作とＤＭＡ転送動作とが競合するという誤動作を回避す
るために、次の回路が設置Ｊられる。
すなわち、上記？） Ｍ Ａ制御装置ＤＭＡから出力さ
れる上記信号ＤＲＥＱば、フリップフロップＦＦの入力
端子りに印加される、このフリップフロップＦＦのクロ
ック端子ＣＫには、上記メモリボードＤＲＡＭからマイ
クロプロセッサＭＰＵに送出されるリフレッシュ動作信
号ＲＥＦＯＮＴが印加される。そして、その出力端子Ｑ
がら上記マイクロプロセッサＭＰＵに対するＤ ＭＡ転
送要求償号ＨＡＬＴが送出される。
れる上記信号ＤＲＥＱば、フリップフロップＦＦの入力
端子りに印加される、このフリップフロップＦＦのクロ
ック端子ＣＫには、上記メモリボードＤＲＡＭからマイ
クロプロセッサＭＰＵに送出されるリフレッシュ動作信
号ＲＥＦＯＮＴが印加される。そして、その出力端子Ｑ
がら上記マイクロプロセッサＭＰＵに対するＤ ＭＡ転
送要求償号ＨＡＬＴが送出される。
この実施例では、第２図のタイミング図に示すように、
リフレッシュ動作信号ＲＥ Ｆ ＧＮＴがロウレベルと
なって、リフレッシュ動作中にＤＭＡ制御装置がＤＭＡ
転送要求信号ＤＲＥＱを送出しても、フリップフロップ
ＦＦが反転動作をしないので、マイクロプロセッサＭＰ
Ｕには、伝えられない。したがって、ＤＭＡ制御装置Ｄ
ＭＡは、ＤＭＡ転送を行わず、待機することになる。
リフレッシュ動作信号ＲＥ Ｆ ＧＮＴがロウレベルと
なって、リフレッシュ動作中にＤＭＡ制御装置がＤＭＡ
転送要求信号ＤＲＥＱを送出しても、フリップフロップ
ＦＦが反転動作をしないので、マイクロプロセッサＭＰ
Ｕには、伝えられない。したがって、ＤＭＡ制御装置Ｄ
ＭＡは、ＤＭＡ転送を行わず、待機することになる。
そして、上記メモリボードＤＲＡＭのリフレッシュ動作
の終了とともに上記信号ＲＥ Ｆ ＧＮＴがハイレベル
に変化して、そのエツジにより上記フリップフロップＦ
Ｆが反転動作を行い、上記マイクロプロセッサＭＰＵに
対するＤＭＡ転送要求信号ＨＡＬＴを送出することにな
るので、上記メモリボードＤＲＡＭとフロッピーディス
ク装置１１０間でのデータ転送が開始されることになる
。このように、この実施例では、上記フリップフロップ
ＦＦを設けるという簡単な構成により、リフレッシュ動
作とＤＭＡ転送動作との競合が１避される。
の終了とともに上記信号ＲＥ Ｆ ＧＮＴがハイレベル
に変化して、そのエツジにより上記フリップフロップＦ
Ｆが反転動作を行い、上記マイクロプロセッサＭＰＵに
対するＤＭＡ転送要求信号ＨＡＬＴを送出することにな
るので、上記メモリボードＤＲＡＭとフロッピーディス
ク装置１１０間でのデータ転送が開始されることになる
。このように、この実施例では、上記フリップフロップ
ＦＦを設けるという簡単な構成により、リフレッシュ動
作とＤＭＡ転送動作との競合が１避される。
また、ＤＭＡ転送専用のバスないしマイクロプロセッサ
ＭＰＵに特別の信号端子を設ける必要がないので、簡単
な構成により、その機能を向上させたマイクロコンピュ
ータシステムを実現することができる。
ＭＰＵに特別の信号端子を設ける必要がないので、簡単
な構成により、その機能を向上させたマイクロコンピュ
ータシステムを実現することができる。
なお、マイクロプロセッサＭＰＵは、リフレッシュ要求
信号に対しては、特定の命令実行を中断して直ちにその
要求に応え、一方、ＤＭＡ転送要求に対しては、特定の
命令実行が終了した後にその要求に応えるものである。
信号に対しては、特定の命令実行を中断して直ちにその
要求に応え、一方、ＤＭＡ転送要求に対しては、特定の
命令実行が終了した後にその要求に応えるものである。
したがって、上記リフレッシュ要求信号とＤＭＡ転送要
求信号とが同時に発生した場合には、リフレッシュ要求
に対する処理が優先されることになり、何等問題が生じ
ることがない。すなわち、マイクロプロセッサＭＰＵは
、リフレッシュ要求に応えるので、上記第２図の動作と
同様な動作を行うことになる。
求信号とが同時に発生した場合には、リフレッシュ要求
に対する処理が優先されることになり、何等問題が生じ
ることがない。すなわち、マイクロプロセッサＭＰＵは
、リフレッシュ要求に応えるので、上記第２図の動作と
同様な動作を行うことになる。
この発明は、前記実施例に限定されない。
上記リフレッシュ動作中を示す信号により、ＤＭＡ転送
要求動作を制限する回路は、上記フリップフロップの他
、同様な論理処理を行うゲート回路を利用することがで
きる。また、上記各信号に附した記号は、上記同様な意
味を持つものであれば何であってもよい。
要求動作を制限する回路は、上記フリップフロップの他
、同様な論理処理を行うゲート回路を利用することがで
きる。また、上記各信号に附した記号は、上記同様な意
味を持つものであれば何であってもよい。
第１図は、この発明の一実施例を示すブロック図、
第２図は、その動作の一例を示すタイミング図である。
Claims (1)
- 【特許請求の範囲】 １、共通のバスで相互に結合されたＭＰＵ、ダイナミッ
ク型ＲＡＭで構成されたメモリボードを含み、上記ＭＰ
Ｕで形成されたバスの状態信号により、上記メモリボー
ドのりフレッシュ動作が行われるマイクロコンピュータ
システムにおいて、上記バスに結合され、上記バス状態
信号を受けてデータ転送動作を行うＤＭＡ及びＩ１０装
置と、ＤＭＡからＭＰＵに送出されるＤＭＡ転送要求信
号を上記メモリボードのりフレッシュ動作状態を示す信
号により禁止するゲート手段とを設けたことを特徴とす
るマイクロコンピュータシステム。 ２、上記ゲート手段は、上記ＤＭＡで形成されたデータ
転送要求信号を受け、リフレッシュ動作終了信号のエツ
ジで動作するフリップフロップ回路により構成されるも
のであることを特徴とする特許請求の範囲第１項記載の
マイクロコンピュータシステム。 ３、上記Ｉ１０装置は、フロッピーディスク装置である
ことを特徴とする特許請求の範囲第１又は第２項記載の
マイクロコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225811A JPS59116830A (ja) | 1982-12-24 | 1982-12-24 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225811A JPS59116830A (ja) | 1982-12-24 | 1982-12-24 | マイクロコンピユ−タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59116830A true JPS59116830A (ja) | 1984-07-05 |
Family
ID=16835160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57225811A Pending JPS59116830A (ja) | 1982-12-24 | 1982-12-24 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59116830A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621222A (en) * | 1979-07-31 | 1981-02-27 | Casio Comput Co Ltd | Memory extension system |
| JPS5694580A (en) * | 1979-12-27 | 1981-07-31 | Fujitsu Ltd | Direct memory access control device |
-
1982
- 1982-12-24 JP JP57225811A patent/JPS59116830A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621222A (en) * | 1979-07-31 | 1981-02-27 | Casio Comput Co Ltd | Memory extension system |
| JPS5694580A (en) * | 1979-12-27 | 1981-07-31 | Fujitsu Ltd | Direct memory access control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860000541B1 (ko) | 동적 메모리의 리프레시 회로 | |
| US5287486A (en) | DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts | |
| JPS59116830A (ja) | マイクロコンピユ−タシステム | |
| JP2624388B2 (ja) | Ｄｍａ装置 | |
| JPH03122745A (ja) | Ｄｍａ制御方式 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JPS62256298A (ja) | ダイナミツクランダムアクセスメモリのリフレツシユ装置 | |
| JPH05289987A (ja) | バス権調停回路 | |
| JPS60151894A (ja) | ダイナミツクｒａｍのリフレツシユ回路 | |
| JPS63191397A (ja) | 情報処理装置 | |
| JPH03122746A (ja) | Ｄｍａ制御方式 | |
| KR940004578B1 (ko) | 슬레이브 보드 제어장치 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JPH06325570A (ja) | ダイナミックメモリリフレッシュ回路 | |
| JPS61286956A (ja) | デ−タ処理装置 | |
| JPS62195789A (ja) | マイクロプロセッサ | |
| JPH0142017B2 (ja) | ||
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPH0764849A (ja) | プロセッサの共有メモリ制御装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JP2001005775A (ja) | バスシステム | |
| JPS61264463A (ja) | バス制御方式 | |
| JPS6336543B2 (ja) |