JPS59114621A - マイクロコンピユ−タ入出力回路 - Google Patents
マイクロコンピユ−タ入出力回路Info
- Publication number
- JPS59114621A JPS59114621A JP57225339A JP22533982A JPS59114621A JP S59114621 A JPS59114621 A JP S59114621A JP 57225339 A JP57225339 A JP 57225339A JP 22533982 A JP22533982 A JP 22533982A JP S59114621 A JPS59114621 A JP S59114621A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- input mode
- latch
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、誤動作の少く、高信頼性を有するマイクロコ
ンピュータ入出力回路に関するものである。
ンピュータ入出力回路に関するものである。
従来例の構成とその問題点
近年、マイクロコンピュータは広範囲な機器制御に利用
されているが、現在のマイクロコンピュータは高信頼化
という点では問題を残している。
されているが、現在のマイクロコンピュータは高信頼化
という点では問題を残している。
特に、マイクロコンピュータの入出力回路部は入出力端
子を介して、被制御対象に接続されており、外乱等を受
けやすく、誤動作をする可能性がある。
子を介して、被制御対象に接続されており、外乱等を受
けやすく、誤動作をする可能性がある。
さて、マイクロコンピュータのギータ入出力端子機能と
しては、入力専用、出力専用として設計されるより、各
応用例に柔軟に対応できるように、入力ポートあるいは
出力ポートとして任意に選択可能な入出力機能を有する
回路形式で提供されることが多い。
しては、入力専用、出力専用として設計されるより、各
応用例に柔軟に対応できるように、入力ポートあるいは
出力ポートとして任意に選択可能な入出力機能を有する
回路形式で提供されることが多い。
以下第１図を参照しながら、従来のマイクロコンピュー
タの入出力回路を説明する。Ｑ）はマイクロコンピュー
タの内部データバスを介して印加される出力データ信号
である。（２）は出力データ信号（１）をマイクロコン
ピュータの演算制御部から印加されるラッチクロック（
３）によってラッチする出力ラッチである。（４）は出
力ラッチ（２）の内容を入出力端子（５）に駆動するワ
イヤード論理可能な回路形式を有する出力ドライバであ
る。（６）は入力命令実行時に内部データバスへデータ
を読込む入力データ信号である。
タの入出力回路を説明する。Ｑ）はマイクロコンピュー
タの内部データバスを介して印加される出力データ信号
である。（２）は出力データ信号（１）をマイクロコン
ピュータの演算制御部から印加されるラッチクロック（
３）によってラッチする出力ラッチである。（４）は出
力ラッチ（２）の内容を入出力端子（５）に駆動するワ
イヤード論理可能な回路形式を有する出力ドライバであ
る。（６）は入力命令実行時に内部データバスへデータ
を読込む入力データ信号である。
以上のように構成された入出力回路において、入力モー
ドを設定するには、出力ラッチ（２）に“１°′をラッ
チし、出力ドライバ（４）を介して入出力端子（５）を
′１”に駆動する。即ち、出力ドライバ（４）はワイヤ
ード論理可能な回路形式を有しているから、“１″を駆
動することにより、入出力回路は入力モードに設定され
ることとなる。入力命令実行時には、入出力端子（５）
に印加されている入力データを入力データ信号（６）と
して、内部データバスを介してマイクロコンピュータの
演算制御部にとりこむことになる。
ドを設定するには、出力ラッチ（２）に“１°′をラッ
チし、出力ドライバ（４）を介して入出力端子（５）を
′１”に駆動する。即ち、出力ドライバ（４）はワイヤ
ード論理可能な回路形式を有しているから、“１″を駆
動することにより、入出力回路は入力モードに設定され
ることとなる。入力命令実行時には、入出力端子（５）
に印加されている入力データを入力データ信号（６）と
して、内部データバスを介してマイクロコンピュータの
演算制御部にとりこむことになる。
しかしながら上記のような回路では、入出力端子（５）
を介して外乱が入ってきて、出力ラッチ（２）の内容が
“０”に変化したとすると、その入出力端子（５月よ再
び出力ラッチ（２）へ“１”を書き込むまで入力命令を
正常に実行できないことになる。又出力ラッチ（２）の
１つが“０”となり、出力ドライバ（４）が“０″を駆
動しているときに、入出力端子（５）に“１”が外部回
路より長時間印加されると、“０”を駆動している出力
ドライバ（４）に入出力端子（５）から大電流が流れ込
み、ＬＳＩの発熱許容限界を超えて、ＬＳＩを破壊する
こともある。
を介して外乱が入ってきて、出力ラッチ（２）の内容が
“０”に変化したとすると、その入出力端子（５月よ再
び出力ラッチ（２）へ“１”を書き込むまで入力命令を
正常に実行できないことになる。又出力ラッチ（２）の
１つが“０”となり、出力ドライバ（４）が“０″を駆
動しているときに、入出力端子（５）に“１”が外部回
路より長時間印加されると、“０”を駆動している出力
ドライバ（４）に入出力端子（５）から大電流が流れ込
み、ＬＳＩの発熱許容限界を超えて、ＬＳＩを破壊する
こともある。
発明の目的
本発明は上記欠点に鑑み、入出力回路の入力時に、外乱
等による誤動作の確率を小さくするとともに、外乱が発
生した場合にこれを検出することのできるマイクロコン
ピュータの入出力回路を提供することを目的とするもの
である。
等による誤動作の確率を小さくするとともに、外乱が発
生した場合にこれを検出することのできるマイクロコン
ピュータの入出力回路を提供することを目的とするもの
である。
発明の構成
上記目的を達成するために、本発明は、データバス上の
出力データ信号をラッチする出力ラッチと、入出力ボー
トが入力モードであるときセットさ゛れる入力モードフ
ラッグと、前記入力モードフラッグ値と前記出力ラッチ
値との論理和出力を出力ドライバを介して入出力端子へ
出力する手段と、前記入出力端子値をデータバスに読込
む手段と、前記入力モードフラッグがセットされている
とき、入力モードフラッグの値と前記出力ラッチの値と
が相異なることを検出して入力モード異常検出信号を生
成する手段とを有する構成としたものであり、これによ
りマイクロコンピュータ入出力回路の外乱等による誤動
作の確率を非常に小さくすることができ、しかも外乱に
よって出力ラッチ等に異常が生じた場合の検出もできる
ものである。
出力データ信号をラッチする出力ラッチと、入出力ボー
トが入力モードであるときセットさ゛れる入力モードフ
ラッグと、前記入力モードフラッグ値と前記出力ラッチ
値との論理和出力を出力ドライバを介して入出力端子へ
出力する手段と、前記入出力端子値をデータバスに読込
む手段と、前記入力モードフラッグがセットされている
とき、入力モードフラッグの値と前記出力ラッチの値と
が相異なることを検出して入力モード異常検出信号を生
成する手段とを有する構成としたものであり、これによ
りマイクロコンピュータ入出力回路の外乱等による誤動
作の確率を非常に小さくすることができ、しかも外乱に
よって出力ラッチ等に異常が生じた場合の検出もできる
ものである。
実施例の説明
以下本発明の実施例を図面に基づいて説明する。
第２図は本発明の一実施例におけるマイクロコンピュー
タ入出力回路の一構成例を示す。第２図において、（１
）は出力データ信号、（２）は出力ラッチ、（３）はラ
ッチクロック、（４）は出力ドライバ、（５）は入出力
端子、（６）は入力データ信号で、これらは第１図の構
成と同じものである。
タ入出力回路の一構成例を示す。第２図において、（１
）は出力データ信号、（２）は出力ラッチ、（３）はラ
ッチクロック、（４）は出力ドライバ、（５）は入出力
端子、（６）は入力データ信号で、これらは第１図の構
成と同じものである。
００は入力モードフラッグであり、本発明の一つのポイ
ントとなるものである。入力モードフラッグ（１（ｌは
マイクロコンピュータの制御部よりの入カリ モードセット信号αす、入力モードセット信号（６）に
よって制御される。（至）は入力モードフラッグα１の
値と出力ラッチ（２）の各位との論理和をとり、出力ド
ライバ（４）に接続される論理和ゲートである。ａ◆は
入力モードフラッグＣ１Ｏが甲即ち入力モードを示す状
態の時出力ラッチ（２）の少くとも一つが“０”である
ことを検出する入力モード異常検出部である。Ｑ９は入
力モード異常検出部ａ＜の出力信号である。
ントとなるものである。入力モードフラッグ（１（ｌは
マイクロコンピュータの制御部よりの入カリ モードセット信号αす、入力モードセット信号（６）に
よって制御される。（至）は入力モードフラッグα１の
値と出力ラッチ（２）の各位との論理和をとり、出力ド
ライバ（４）に接続される論理和ゲートである。ａ◆は
入力モードフラッグＣ１Ｏが甲即ち入力モードを示す状
態の時出力ラッチ（２）の少くとも一つが“０”である
ことを検出する入力モード異常検出部である。Ｑ９は入
力モード異常検出部ａ＜の出力信号である。
このように構成されたマイクロコンピュータ入出力回路
について、以下その動作を説明する。入出力ポートを入
力モードで使用する場合、まず、出力ラッチ（２）に
“１″を書き込んだ後、次に入力モードフラッグα呻を
入力モードセット信号θυによって“１”にセットする
。勿論、以上の動作はマイクロコンピュータの命令実行
によって遂行される。
について、以下その動作を説明する。入出力ポートを入
力モードで使用する場合、まず、出力ラッチ（２）に
“１″を書き込んだ後、次に入力モードフラッグα呻を
入力モードセット信号θυによって“１”にセットする
。勿論、以上の動作はマイクロコンピュータの命令実行
によって遂行される。
上記入力モードにセットされた状態において、正常時入
力命令を実行すると、従来例と同様に、入出力端子（５
）に印加された入力データは入力データ信号（６）とし
て、内部データバスを介してマイクロコンピュータの演
算制御部にとりこまれることになる。ここで、外乱によ
って出力ラッチ（２）が“０”となったとすると、従来
例では入力動作が不可能であったが、本発明では、入力
モードフラッグ（１０が“１”にセットされているので
、論理和ゲート（２）によって、出力ドライバ（４）は
パ１”を入出力端子（５）に駆動し、入力動作を可能と
する。また、入力モードフラッグａＱが“１”にセット
された後、出力ラッチ（２）が“θ″となると入力モー
ド異常検出部α→は入力モード異常検出信号Ｑ９を有効
とする。この入力モード異常検出信号Ｑ９はマイクロコ
ンピュータの割り込み入力として使用されるのが通常で
あり、人力モード異常検出によって、障害よりの復帰処
理プログラムを実行させる。復帰処理プログラムにおい
ては、実施例では図示していないが、出力ラッチ（２）
の内容を読返す手段等により、異常出力ラッチを特定す
ることができる。また、復帰処理プログラム中で、改め
て出力ラッチ（２）及び入力モードフラッグαＱを“１
”にセットすることによって、入力モード異常検出信号
Ｑυが“０”となれば、障害が一時的なものであり、入
力モード異常検出信号（へ）が“１”のままであれば、
恒久的な障害であると判断し、すべての制御を安全側に
することによって、マイクロコンピュータシステムの異
常な制御を未然に防止可能である。
力命令を実行すると、従来例と同様に、入出力端子（５
）に印加された入力データは入力データ信号（６）とし
て、内部データバスを介してマイクロコンピュータの演
算制御部にとりこまれることになる。ここで、外乱によ
って出力ラッチ（２）が“０”となったとすると、従来
例では入力動作が不可能であったが、本発明では、入力
モードフラッグ（１０が“１”にセットされているので
、論理和ゲート（２）によって、出力ドライバ（４）は
パ１”を入出力端子（５）に駆動し、入力動作を可能と
する。また、入力モードフラッグａＱが“１”にセット
された後、出力ラッチ（２）が“θ″となると入力モー
ド異常検出部α→は入力モード異常検出信号Ｑ９を有効
とする。この入力モード異常検出信号Ｑ９はマイクロコ
ンピュータの割り込み入力として使用されるのが通常で
あり、人力モード異常検出によって、障害よりの復帰処
理プログラムを実行させる。復帰処理プログラムにおい
ては、実施例では図示していないが、出力ラッチ（２）
の内容を読返す手段等により、異常出力ラッチを特定す
ることができる。また、復帰処理プログラム中で、改め
て出力ラッチ（２）及び入力モードフラッグαＱを“１
”にセットすることによって、入力モード異常検出信号
Ｑυが“０”となれば、障害が一時的なものであり、入
力モード異常検出信号（へ）が“１”のままであれば、
恒久的な障害であると判断し、すべての制御を安全側に
することによって、マイクロコンピュータシステムの異
常な制御を未然に防止可能である。
なお、入力モートリセット信号（６）は、入力モードフ
ラッグＱＯを入力モードから出力モードへ変更するとき
に用いられる。なお、本実施例では、入力モードフラッ
グは、出力ラッチ群に対して１つを設けたが、勿論缶出
力ラッチ毎に、入力モードフラッグを設けることは本実
施例から容易に考えられることであり、この場合は、入
出力回路の１セツト毎の人力モード指定が可能となる。
ラッグＱＯを入力モードから出力モードへ変更するとき
に用いられる。なお、本実施例では、入力モードフラッ
グは、出力ラッチ群に対して１つを設けたが、勿論缶出
力ラッチ毎に、入力モードフラッグを設けることは本実
施例から容易に考えられることであり、この場合は、入
出力回路の１セツト毎の人力モード指定が可能となる。
発明の効果
ａ上のように、本発明によれば、従来の入出力回路にわ
ずかな回路を追加することにより、入出力機能を有する
マイクロコンピュータ入出力回路の外乱等によあ誤動作
の確率を非常に小さくすることができる。また仮に、外
乱によって、出力データラッチ等に異常が生じた場合の
検出も可能となり、マイクロコンピュータの余命的な異
常動作を阻止でき、高信頼性を有するマイクロコンピュ
ータ制御システムを実現できる。
ずかな回路を追加することにより、入出力機能を有する
マイクロコンピュータ入出力回路の外乱等によあ誤動作
の確率を非常に小さくすることができる。また仮に、外
乱によって、出力データラッチ等に異常が生じた場合の
検出も可能となり、マイクロコンピュータの余命的な異
常動作を阻止でき、高信頼性を有するマイクロコンピュ
ータ制御システムを実現できる。
第１図は従来のマイクロコンピュータ入出力回路側図、
第２図は本発明の一実施例におけるマイクロコンピュー
タ入出力回路側図である。 （１）・・・出力データ信号、（２）・・・出力ラッチ
、（４）・・・出力ドライバ、（５）・・・入出力端子
、（６）・・・入力データ信号、ＯＯ・・・入力モード
フラッグ、α騰・・・論理和ゲート、０→・・・入力モ
ード異常検出部 代理人 森 本 義 弘
第２図は本発明の一実施例におけるマイクロコンピュー
タ入出力回路側図である。 （１）・・・出力データ信号、（２）・・・出力ラッチ
、（４）・・・出力ドライバ、（５）・・・入出力端子
、（６）・・・入力データ信号、ＯＯ・・・入力モード
フラッグ、α騰・・・論理和ゲート、０→・・・入力モ
ード異常検出部 代理人 森 本 義 弘
Claims (1)
- １、 データバス上の出力データ信号をラッチする出力
ラッチと、入出力ボートが入力モードであるときセット
される入力モードフラッグと、前記入力モードフラッグ
値と前記出力ラッチ値との論理和出力を出力ドライバを
介して入出力端子へ出力する手段と、前記入出力端子値
をデータバスに読込む手段と、前記入力モードフラッグ
がセットされているとき、入力モードフラッグの値と前
記出力ラッチの値とが相異なることを検出して入力モー
ド異常検出信号を生成する手段とを有するマイクロコン
ピュータ入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225339A JPS59114621A (ja) | 1982-12-21 | 1982-12-21 | マイクロコンピユ−タ入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225339A JPS59114621A (ja) | 1982-12-21 | 1982-12-21 | マイクロコンピユ−タ入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114621A true JPS59114621A (ja) | 1984-07-02 |
| JPS6160467B2 JPS6160467B2 (ja) | 1986-12-20 |
Family
ID=16827796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57225339A Granted JPS59114621A (ja) | 1982-12-21 | 1982-12-21 | マイクロコンピユ−タ入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114621A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0550663U (ja) * | 1991-12-06 | 1993-07-02 | 株式会社ニチフ端子工業 | 電線接続端子 |
-
1982
- 1982-12-21 JP JP57225339A patent/JPS59114621A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6160467B2 (ja) | 1986-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6128142B2 (ja) | ||
| JPS59114621A (ja) | マイクロコンピユ−タ入出力回路 | |
| JPH05189005A (ja) | 切替制御装置 | |
| JPS589965B2 (ja) | マイクロコンピュ−タ出力回路 | |
| JPS603755A (ja) | 出力ポ−ト回路 | |
| JPS6362776B2 (ja) | ||
| JPS623346A (ja) | フエイルセ−フ回路付き制御装置 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JPS63123147A (ja) | 記憶装置のチエツク回路 | |
| JPS59750A (ja) | デイジタル制御装置 | |
| JPS6055420A (ja) | 電源制御方式 | |
| JPH063423A (ja) | 半導体回路 | |
| JPH0520224A (ja) | マイクロコンピユータ | |
| JPS5999554A (ja) | 電子計算機システムのフエイル・セ−フ回路 | |
| KR0128198Y1 (ko) | 분산 제어 시스템의 고장 검출회로 | |
| JPS60226716A (ja) | デイジタル形保護継電装置 | |
| JPS63124156A (ja) | メモリエラ−検知方法 | |
| JPH05130221A (ja) | 故障監視回路 | |
| JPH0611533A (ja) | 複数の電子回路接続のフェールセーフ回路 | |
| JPH0290219A (ja) | カード誤装着保護回路 | |
| JPS62293438A (ja) | コンピユ−タ応用装置 | |
| JPS5920062A (ja) | マイクロプロセツサを有するシステムにおける暴走防止方法 | |
| JPS59163653A (ja) | デバツグ装置 | |
| JPS62141930A (ja) | 系統安定化装置 | |
| JPS59165158A (ja) | デバツグ装置 |