JPS59112495A - 読出専用メモリの試験機能をもつマイクロコンピユ−タ - Google Patents
読出専用メモリの試験機能をもつマイクロコンピユ−タInfo
- Publication number
- JPS59112495A JPS59112495A JP57220209A JP22020982A JPS59112495A JP S59112495 A JPS59112495 A JP S59112495A JP 57220209 A JP57220209 A JP 57220209A JP 22020982 A JP22020982 A JP 22020982A JP S59112495 A JPS59112495 A JP S59112495A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- read
- rom
- memory
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/40—Response verification devices using compression techniques
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、マイクロコンピュータに内蔵される読出専
用メモリ（ＲＯＭ）の試験を自動的に行ない、その試験
結果が外部から容易に判断できるようにした読出専用メ
モリの試験機能をもつマイクロコンピュータに関する。
用メモリ（ＲＯＭ）の試験を自動的に行ない、その試験
結果が外部から容易に判断できるようにした読出専用メ
モリの試験機能をもつマイクロコンピュータに関する。
近年、マイクロコンピュータの発展は目覚しく、通信機
、事務機、家庭電化製品などあらゆる分野に導入されて
おり、このマイクロコンピュータは数少ない部品構成に
よって種々の複雑な機能の実現を可能にしている。
、事務機、家庭電化製品などあらゆる分野に導入されて
おり、このマイクロコンピュータは数少ない部品構成に
よって種々の複雑な機能の実現を可能にしている。
ところで、このようなマイクロコンピュータとしては、
一般に１つのチップ中にマイクロプロセッサ、プログラ
ムメモリ、データメモリ、およびインターフェイス回路
等を包含したいわゆる１チツプマイクロコンピユータ（
以下、１チツプマイコンという）が用いられている。
一般に１つのチップ中にマイクロプロセッサ、プログラ
ムメモリ、データメモリ、およびインターフェイス回路
等を包含したいわゆる１チツプマイクロコンピユータ（
以下、１チツプマイコンという）が用いられている。
従来、上記１チツプマイコンの読出専用メモリ（ＲＯＭ
）に正しい内容のデータが記憶されているか否かの試験
は、（１）当該１チツプマイコンに入出力機器等を接続
して装置に組み込んでから行なう方法、（２）当該１チ
ツプマイコンを試験用の基板に実装して行なう方法によ
って行なわれていた。
）に正しい内容のデータが記憶されているか否かの試験
は、（１）当該１チツプマイコンに入出力機器等を接続
して装置に組み込んでから行なう方法、（２）当該１チ
ツプマイコンを試験用の基板に実装して行なう方法によ
って行なわれていた。
しかし、上記装置に組み込んでから動作試験を行なう方
法は、動作不良が生じたときはその不良発生箇所を発見
するのに多大な時間を要するという問題があった。
法は、動作不良が生じたときはその不良発生箇所を発見
するのに多大な時間を要するという問題があった。
また、上記試験用基板に１チツプマイコンを実装して試
験を行なう方法は、各試験項目毎に様々な処理パターン
を設定して行なうため、手間がかかりかつ多くの時間を
要するという問題があった。
験を行なう方法は、各試験項目毎に様々な処理パターン
を設定して行なうため、手間がかかりかつ多くの時間を
要するという問題があった。
他方、試験項目の削減および試験時間の短縮を計るため
、当該１チツプマイコンの周辺機器の動作試験を個々に
行なう方法も考えられているが、１チツプマイコンの不
良あるいは１チツプマイコンと周辺機器とのインターフ
ェイスの不良は発見できないという問題があった。
、当該１チツプマイコンの周辺機器の動作試験を個々に
行なう方法も考えられているが、１チツプマイコンの不
良あるいは１チツプマイコンと周辺機器とのインターフ
ェイスの不良は発見できないという問題があった。
本発明は上記実情に鑑みてなされたもので、１チツプマ
イコンの読出専用メモリに記憶されたデータが正常か異
常かを自動的に試験し、その結果を外部から容易に判断
できるようにすることを目（３） 的とする。
イコンの読出専用メモリに記憶されたデータが正常か異
常かを自動的に試験し、その結果を外部から容易に判断
できるようにすることを目（３） 的とする。
そこで、本発明では１チツプマイコンの読出専用メモリ
に記憶されたデータが異常であるか否かを判断する第１
の手段と、読出専用メモリのデータが異常であると判断
されたときはその旨を外部から容易に判断できる態様で
前記１チツプマイコンの動作を制御する第２の手段を設
け、読出専用メモリの試験を行なうようにする。
に記憶されたデータが異常であるか否かを判断する第１
の手段と、読出専用メモリのデータが異常であると判断
されたときはその旨を外部から容易に判断できる態様で
前記１チツプマイコンの動作を制御する第２の手段を設
け、読出専用メモリの試験を行なうようにする。
以下、本発明の一実施例を添付図面を参照して説明する
。
。
第１図は本発明に係る読出専用メモリの試験機能をもつ
マイクロコンビ二一タのブロック図である。
マイクロコンビ二一タのブロック図である。
当該マイクロコンピュータはタイミング発生回路１の出
力するクロックパルス信号の下に適宜のタイミングで演
算部２が動作するものであり、演算部２はまたリセット
回路３から出力される信号がディスエイプル状態になる
とＯＯＨからＦＦＨ（４） までのアドレスを設定しであるＲＯＭ４に記憶されたデ
ータに基づいて、後述する動作を開始する。
力するクロックパルス信号の下に適宜のタイミングで演
算部２が動作するものであり、演算部２はまたリセット
回路３から出力される信号がディスエイプル状態になる
とＯＯＨからＦＦＨ（４） までのアドレスを設定しであるＲＯＭ４に記憶されたデ
ータに基づいて、後述する動作を開始する。
′ｉた、入力回路５および出力回路６は外部に接続され
た周辺機器（図示せず）とのインターフェイスをはかる
ものである。
た周辺機器（図示せず）とのインターフェイスをはかる
ものである。
次に、当該マイクロコンピュータの動作ヲ第２図および
第３図に示したフローチャートにしたがって説明する。
第３図に示したフローチャートにしたがって説明する。
第２図に示すようにリセット回路３の入力がディスエイ
プル状態になると、プログラムの実行が開始される。ま
ず、入力回路５および出力回路６に初期データを設定し
くステップ１０）、ＲＡＭ７をクリアしくステップ１１
）、演算部の有する各種レジスタに初期データを設定す
る（ステップ１２）。
プル状態になると、プログラムの実行が開始される。ま
ず、入力回路５および出力回路６に初期データを設定し
くステップ１０）、ＲＡＭ７をクリアしくステップ１１
）、演算部の有する各種レジスタに初期データを設定す
る（ステップ１２）。
次いで、第３図に示すようにＲＯＭ４に記憶されている
データに基づいて後述するＲＯＭ４の試験を行ない（ス
テップ１３）、ＲＯＭ４に記憶されたデータが正しいか
否かを判断する（ステップ１４）。
データに基づいて後述するＲＯＭ４の試験を行ない（ス
テップ１３）、ＲＯＭ４に記憶されたデータが正しいか
否かを判断する（ステップ１４）。
ＲＯＭ４のデータが正しいと判断された場合には本米行
なうべき次のステップ以下（図示せず）を実行し、この
プログラムの実行を終了する。しかし、ＲＯＭ４のデー
タに誤りがあったと判断された場合には、再び上述し次
ステツプ１０に進み、ステップ１０からステップ１４ま
でがくり返されるため、このプログラムの実行は終了せ
ず、ＲＯＭ４の異常を知ることができる。
なうべき次のステップ以下（図示せず）を実行し、この
プログラムの実行を終了する。しかし、ＲＯＭ４のデー
タに誤りがあったと判断された場合には、再び上述し次
ステツプ１０に進み、ステップ１０からステップ１４ま
でがくり返されるため、このプログラムの実行は終了せ
ず、ＲＯＭ４の異常を知ることができる。
ＲＯＭ４の試験は第３図に示すフローチャートにしたが
って行なわれる。まず、当該マイクロコンピュータの有
するレジスタ１にＲＯＭ４の先頭アドレス（ＯＯＨ）を
セットし、同じくレジスタ２をゼロクリアし、さらにＲ
ＯＭ不良フラッグに該ＲＯＭ４の不良フラッグをリセッ
トする（ステップ２１）。次いで、レジスタ１が示すＲ
ＯＭ４のアドレスに記憶されたデータをアキュムレータ
に格納しくステップ２２）、レジスタ２にアキュムレー
タの内容を加える（ステップ２３）。次に、レジスタ１
に１を加えることによって、上記ステップ２２でアキュ
ムレータに格納したデータを示すアドレスの次のアドレ
スをセットする。（ステップ２４）。
って行なわれる。まず、当該マイクロコンピュータの有
するレジスタ１にＲＯＭ４の先頭アドレス（ＯＯＨ）を
セットし、同じくレジスタ２をゼロクリアし、さらにＲ
ＯＭ不良フラッグに該ＲＯＭ４の不良フラッグをリセッ
トする（ステップ２１）。次いで、レジスタ１が示すＲ
ＯＭ４のアドレスに記憶されたデータをアキュムレータ
に格納しくステップ２２）、レジスタ２にアキュムレー
タの内容を加える（ステップ２３）。次に、レジスタ１
に１を加えることによって、上記ステップ２２でアキュ
ムレータに格納したデータを示すアドレスの次のアドレ
スをセットする。（ステップ２４）。
このステップＵでレジスタ１にセットされたアドレスと
ＲＯＭ４の最終のアドレス（ＦＦＨ）の大小を比較しく
ステップ２５）、レジスタ１にセットしたアドレスがＲ
ＯＭ４の最終のアドレスよりも大きい場合はステップ２
６に進み、小さい場合は上述したステップ２２に進む。
ＲＯＭ４の最終のアドレス（ＦＦＨ）の大小を比較しく
ステップ２５）、レジスタ１にセットしたアドレスがＲ
ＯＭ４の最終のアドレスよりも大きい場合はステップ２
６に進み、小さい場合は上述したステップ２２に進む。
つまり、レジスタ１にセットしたアドレスがＲＯＭ４の
最終アドレスを越えるまでステップ２２からステップ２
５をくり返す。
最終アドレスを越えるまでステップ２２からステップ２
５をくり返す。
ステップ２６では、レジスタ２の値が零か否かを判断し
、レジスタ２の値が零の場合はＲＯＭ４の試験を終了し
、零以外の場合はＲＯＭ不良フラッグをセット（ステッ
プ２７）シた後、ＲＯＭ４の試験を終了する。
、レジスタ２の値が零の場合はＲＯＭ４の試験を終了し
、零以外の場合はＲＯＭ不良フラッグをセット（ステッ
プ２７）シた後、ＲＯＭ４の試験を終了する。
このようにして、ＲＯＭ４の試験を終了すると、上述し
たステップ１４でＲＯＭ４に記憶されたデータが正しい
か否かをＲＯＭ不良フラッグによって判断することがで
きる。
たステップ１４でＲＯＭ４に記憶されたデータが正しい
か否かをＲＯＭ不良フラッグによって判断することがで
きる。
また、第４図は本発明に係る読出専用メモリデータの試
験機能をもつマイクロコンピュータノ他の動作実施例を
示すフローチャートである。
験機能をもつマイクロコンピュータノ他の動作実施例を
示すフローチャートである。
この実施例は、前記実施例に示したステップ１０（Ｖ）
からステップ１３まで、およびステップ２０からステッ
プ２７までは同様であるが、ステップ４０でＲＯＭ４に
記憶されたデータが誤っていると判断した場合には、直
ちにプログラムの実行を停止するようにしている。
プ２７までは同様であるが、ステップ４０でＲＯＭ４に
記憶されたデータが誤っていると判断した場合には、直
ちにプログラムの実行を停止するようにしている。
また、第５図は本発明に係る読出専用メモリデータの試
験機能をもつマイクロコンピュータの他の動作実施例を
示すフローチャートである。
験機能をもつマイクロコンピュータの他の動作実施例を
示すフローチャートである。
この実施例は前記実施例に示したステップ１０からステ
ップ１３まで、およびステップ２０からステップ２７ま
では同様であるが、ステップ１０の前にステップ５０と
してＲＯＭデータＯＫ信号をＯＮとしておき、ステップ
１３の後援、ＲＯＭ４に記憶されたデータが正しいか否
かを判断して（ステップ５１）、ＲＯＭ４のデータが正
しいと判断した場合には、本来性なうべき次のステップ
以下（図示せず）を実行し、このプログラムの実行を終
了する。しかし、ＲＯＭ４のデータに誤りがあったと判
断した場合には、前記ステップ５０でＯＮとし７’ｃＲ
ＯＭデータＯＫ信号をＯＦＦとして（ステップ５２）、
こ（８） の後に、本来性なうべき次のステップ以下を実行する。
ップ１３まで、およびステップ２０からステップ２７ま
では同様であるが、ステップ１０の前にステップ５０と
してＲＯＭデータＯＫ信号をＯＮとしておき、ステップ
１３の後援、ＲＯＭ４に記憶されたデータが正しいか否
かを判断して（ステップ５１）、ＲＯＭ４のデータが正
しいと判断した場合には、本来性なうべき次のステップ
以下（図示せず）を実行し、このプログラムの実行を終
了する。しかし、ＲＯＭ４のデータに誤りがあったと判
断した場合には、前記ステップ５０でＯＮとし７’ｃＲ
ＯＭデータＯＫ信号をＯＦＦとして（ステップ５２）、
こ（８） の後に、本来性なうべき次のステップ以下を実行する。
ＲＯＭデータＯＫ信号をＯＮとした場合には、当該マイ
クロコンピュータの制御の下に適宜の手段によってＬＥ
Ｄを点灯し、ＲＯＭデータＯＫ信号をＯＦＦとした場合
にＬＥＤを消灯するようにする。このため、ＲＯＭ４に
記憶されたデータが正常か否かを直ちに知ることができ
る。
クロコンピュータの制御の下に適宜の手段によってＬＥ
Ｄを点灯し、ＲＯＭデータＯＫ信号をＯＦＦとした場合
にＬＥＤを消灯するようにする。このため、ＲＯＭ４に
記憶されたデータが正常か否かを直ちに知ることができ
る。
なお、上記３実施例において、Ｒ−０Ｍ４ｅフルに使用
していても、該ＲＯＭ４に記憶されたデータの加算結果
は一定の値となるので問題はない。
していても、該ＲＯＭ４に記憶されたデータの加算結果
は一定の値となるので問題はない。
以上説明したように本発明によれば、ＲＯＭに記憶され
たデータの値を、加算した結果が予め一定の値となるよ
うに設定しておくことにより、ＲＯＭに記憶されたデー
タが正しいか否かを判断できる。
たデータの値を、加算した結果が予め一定の値となるよ
うに設定しておくことにより、ＲＯＭに記憶されたデー
タが正しいか否かを判断できる。
また、本発明による１チツプマイコンを実装した基板、
モジュール、あるいは装置の試験を簡略化して行なうこ
とができ、試験に要する時間および費用の大幅な低減が
可能となる。
モジュール、あるいは装置の試験を簡略化して行なうこ
とができ、試験に要する時間および費用の大幅な低減が
可能となる。
第１図は本発明に係る読出専用メモリの試験機能ヲモツ
マイクロコンピュータのブロック図、第２図は第１図の
マイクロコンピュータの動作ヲ示すフローチャート、第
３図はＲＯＭの試験を示すフローチャート、第４図は本
発明の他の実施例であるマイクロコンピュータの動作を
示すフローチャート、第５図は本発明の他の実施例であ
るマイクロコンピュータの動作を示すフローチャート。 】・・・タイミング発生回路、２・・・演算部、３・・
・リセット回路、４・・・ＲＯＭ、５・・・入力回路、
６・・・出力回路、７・・・ＲＡＭ０ 什理人弁理士 則近憲佑（ほか協） （１１） 第４図 σ凸り 第５図
マイクロコンピュータのブロック図、第２図は第１図の
マイクロコンピュータの動作ヲ示すフローチャート、第
３図はＲＯＭの試験を示すフローチャート、第４図は本
発明の他の実施例であるマイクロコンピュータの動作を
示すフローチャート、第５図は本発明の他の実施例であ
るマイクロコンピュータの動作を示すフローチャート。 】・・・タイミング発生回路、２・・・演算部、３・・
・リセット回路、４・・・ＲＯＭ、５・・・入力回路、
６・・・出力回路、７・・・ＲＡＭ０ 什理人弁理士 則近憲佑（ほか協） （１１） 第４図 σ凸り 第５図
Claims (1)
- 【特許請求の範囲】 ０）所定のデータを記憶する読出専用メモリを有し、該
続出専用メモリの記憶データに基づいて所定の動作を実
行するマイクロコンピュータにおいて、読出専用メモリ
に記憶されたデータの正常または異常の判定を行なう第
１の手段と、読出専用メモリに記憶されたデータが異常
と判定されたときと正常と判定されたときとで前記マイ
クロコンピュータを異った動作状態に制御する第２の手
段を設けたことを特徴とする自己読出専用メモリの試験
機能をもつマイクロコンピュータ。 （２） 前記第２の手段は、前記読出専用メモリに記
憶されたデータが異常と判定されたときは、初期設定ル
ープを繰シ返すようにしたことを特徴とする特許請求の
範囲第（１）項記載の続出専用メモリの試験機能をもつ
マイクロコンピュータ。 （３） 前記第２の手段は、前記読出専用メモリに記
憶されたデータが異常と判定されたときは、マイクロコ
ンピュータの動作を停止するようにしたことを特徴とす
る特許請求の範囲第（１２項記載の読出専用メモリの試
験機能をもつマイクロコンピュータ。 （４）前記第２の手段は、前記読出専用メモリに記憶さ
れたデータが異常と判定されたときは、正常な時とは極
性の異なった出力信号を発生することを特徴とする特許
請求の範囲第（１）項記載の読出専用メモリの試験機能
をもつマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220209A JPS59112495A (ja) | 1982-12-17 | 1982-12-17 | 読出専用メモリの試験機能をもつマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220209A JPS59112495A (ja) | 1982-12-17 | 1982-12-17 | 読出専用メモリの試験機能をもつマイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59112495A true JPS59112495A (ja) | 1984-06-28 |
Family
ID=16747592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57220209A Pending JPS59112495A (ja) | 1982-12-17 | 1982-12-17 | 読出専用メモリの試験機能をもつマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59112495A (ja) |
-
1982
- 1982-12-17 JP JP57220209A patent/JPS59112495A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100600211B1 (ko) | 집적 회로의 셀프-테스트를 실행하기 위한 셀프-테스트 장치를 포함하는 집적 회로 | |
| EP0141744A2 (en) | Method and apparatus for self-testing of floating point accelerator processors | |
| JPH04195546A (ja) | マイクロコンピュータのテストモード設定回路 | |
| JPS61229134A (ja) | マイクロコンピユ−タ | |
| US5704033A (en) | Apparatus and method for testing a program memory for a one-chip microcomputer | |
| JPS59112495A (ja) | 読出専用メモリの試験機能をもつマイクロコンピユ−タ | |
| US11656964B2 (en) | Processor with non-intrusive self-testing | |
| JP2003271694A (ja) | プロセッサを含む論理回路の検証用シミュレーション方法及び装置並びに論理回路検証用エラー検出プログラム | |
| JP2920561B2 (ja) | １チップマイクロコンピュータのテスト方法 | |
| JP3087282B2 (ja) | ソフトウェア開発支援装置 | |
| JPH10275094A (ja) | プログラム評価システム | |
| KR960018893A (ko) | 워치독 타이머 기능을 갖는 콘트롤러 | |
| JPS5875254A (ja) | １チツプマイクロコンピユ−タシステム | |
| JPS61221837A (ja) | コンピユ−タの検査方法 | |
| JPH04284544A (ja) | マイクロコントローラ | |
| JPH02272947A (ja) | 障害監視方式 | |
| JPS61131128A (ja) | 自己診断方式 | |
| JPS59119455A (ja) | マイクロプロセツサの障害検出方式 | |
| JPS5854454A (ja) | 障害探索方式 | |
| JPS5984536A (ja) | 集積回路 | |
| JPH01161544A (ja) | プログラムトレース方式 | |
| JPH03142503A (ja) | プログラマブルコントローラ | |
| JPH06259283A (ja) | プログラム開発支援装置 | |
| JPS61223569A (ja) | 制御基板の検査方法 | |
| JPH0371344A (ja) | マイクロプロセッサ搭載回路の試験方法 |