JPS59105372A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59105372A JPS59105372A JP57216071A JP21607182A JPS59105372A JP S59105372 A JPS59105372 A JP S59105372A JP 57216071 A JP57216071 A JP 57216071A JP 21607182 A JP21607182 A JP 21607182A JP S59105372 A JPS59105372 A JP S59105372A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- poly
- layer
- gate electrode
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 230000005669 field effect Effects 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 18
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、多結晶シリコン(以下ポリシリコンと略記)
二層ゲートの電界効果トランジスタ(MOSTと略記)
装置の構造に関する。ポリシリコン二層ゲートMO8’
I’は、主にEFROM(書き換え可能な読み出し専用
メモリー)のFAMO8(Floating Ava
lanche 工njection)MO8素子に使
われる。ところが従来のEFROMに於いては、FAM
O8素子以外の周辺回路を構成するMOS’I’は、第
一層もしくは第二層ポリシリコン層のうちいづれか一方
のみ使用しているのが通例である。本発明は、周辺回路
も全てポリシリコン二層ゲー) M Q S T形成し
、しかも、ポリシリコン二層にすることにより、従来の
一部ゲートのMOSTよりも集積度を上げることが可能
なものを提供するものである。
二層ゲートの電界効果トランジスタ(MOSTと略記)
装置の構造に関する。ポリシリコン二層ゲートMO8’
I’は、主にEFROM(書き換え可能な読み出し専用
メモリー)のFAMO8(Floating Ava
lanche 工njection)MO8素子に使
われる。ところが従来のEFROMに於いては、FAM
O8素子以外の周辺回路を構成するMOS’I’は、第
一層もしくは第二層ポリシリコン層のうちいづれか一方
のみ使用しているのが通例である。本発明は、周辺回路
も全てポリシリコン二層ゲー) M Q S T形成し
、しかも、ポリシリコン二層にすることにより、従来の
一部ゲートのMOSTよりも集積度を上げることが可能
なものを提供するものである。
第一図に、本発明のM OS Tの断面図を示す。
81基板100上に、ゲート酸化膜101が形成され、
その上に、不純物が注入されたポリシリコン二層)10
2を形成する。尚FAMO3素子に於いては、このポリ
シリコンゲートは、フローティングゲートとなる。FA
MO8素子の第二ゲート酸化膜形成のために、第一層ポ
リシリコンゲート電極102の一部が、熱酸化される。
その上に、不純物が注入されたポリシリコン二層)10
2を形成する。尚FAMO3素子に於いては、このポリ
シリコンゲートは、フローティングゲートとなる。FA
MO8素子の第二ゲート酸化膜形成のために、第一層ポ
リシリコンゲート電極102の一部が、熱酸化される。
次に、本発明のuosTをFAMO8’Tにしないため
、つまり第一層ポリシリコンゲート電極102がフロー
ティングにならないように、第二層ボリシリコンゲート
103との接続穴を第一層ポリシリコンゲート電極上に
形成する。最後に、このMO8Tのソース・ドレイン1
04及び第二ポリシリコンゲート電極との接続を、At
により形成する。次に、第2図に平面図を示す。201
がMO3Tの能動部であり、202,203が各々、ポ
リシリコンゲート電極で、接続穴204により、電気的
に接続されている。さらに、拡散層上及び、ゲート電極
206上に接続穴205をあけ、At配線層206で、
配線する。従来の方法では、能動部上のポリシリコンゲ
ートに、接続穴をあけることは、AAがゲート酸化膜に
到達するのを恐れて行なわなかったが、本発明のように
、A4と接続するポリシリコン層の下に、酸化膜及び、
別のポリシリコン層が存在するためktがゲート酸化膜
に致達する危険を回避できる。よって、ゲー)Iff、
極とA7配線の接続をMO3Tの能動部上でとることが
可能となり、集積上大きな利点となる。
、つまり第一層ポリシリコンゲート電極102がフロー
ティングにならないように、第二層ボリシリコンゲート
103との接続穴を第一層ポリシリコンゲート電極上に
形成する。最後に、このMO8Tのソース・ドレイン1
04及び第二ポリシリコンゲート電極との接続を、At
により形成する。次に、第2図に平面図を示す。201
がMO3Tの能動部であり、202,203が各々、ポ
リシリコンゲート電極で、接続穴204により、電気的
に接続されている。さらに、拡散層上及び、ゲート電極
206上に接続穴205をあけ、At配線層206で、
配線する。従来の方法では、能動部上のポリシリコンゲ
ートに、接続穴をあけることは、AAがゲート酸化膜に
到達するのを恐れて行なわなかったが、本発明のように
、A4と接続するポリシリコン層の下に、酸化膜及び、
別のポリシリコン層が存在するためktがゲート酸化膜
に致達する危険を回避できる。よって、ゲー)Iff、
極とA7配線の接続をMO3Tの能動部上でとることが
可能となり、集積上大きな利点となる。
第1図は本発明のMO3集積回路の断面図。第2図が同
じく平面図である。 102.103,202,203・・・・・・ポリシリ
コンのゲート電極 204・・・・・・ポリシリコン間のコンタクトホール
以 上
じく平面図である。 102.103,202,203・・・・・・ポリシリ
コンのゲート電極 204・・・・・・ポリシリコン間のコンタクトホール
以 上
Claims (1)
- 多結晶シリコン二層ゲートからなる電界効果トランジス
ターに於いて、第一多結晶シリコンゲート電極と第二多
結晶シリコンゲート電極と上部金属配線との接続穴を該
第一部長結晶シリコンゲート電極と第二層多結晶シリコ
ンゲート電極との接続穴上に設けることを特徴とする半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57216071A JPS59105372A (ja) | 1982-12-09 | 1982-12-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57216071A JPS59105372A (ja) | 1982-12-09 | 1982-12-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59105372A true JPS59105372A (ja) | 1984-06-18 |
Family
ID=16682805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57216071A Pending JPS59105372A (ja) | 1982-12-09 | 1982-12-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59105372A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5974677A (ja) * | 1982-10-22 | 1984-04-27 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
-
1982
- 1982-12-09 JP JP57216071A patent/JPS59105372A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5974677A (ja) * | 1982-10-22 | 1984-04-27 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6321351B2 (ja) | ||
JPS6070766A (ja) | 半導体装置の製造方法 | |
JPS6164166A (ja) | 半導体装置 | |
JPS60261165A (ja) | Mosダイナミツクメモリ素子 | |
JPH06275724A (ja) | 半導体装置およびその製造方法 | |
JPS62174968A (ja) | 半導体装置 | |
JPS59105372A (ja) | 半導体装置 | |
JP3013628B2 (ja) | 半導体装置 | |
JPS60200541A (ja) | 半導体装置 | |
JP2002124682A (ja) | Mis電界効果トランジスタ及びその製造方法 | |
JPS5935477A (ja) | 半導体装置 | |
JPS5838939B2 (ja) | 集積回路 | |
JPH04192368A (ja) | 縦チャンネルfet | |
JPH0322485A (ja) | 不揮発性メモリ用電界効果トランジスタ | |
JPH05283651A (ja) | 半導体装置 | |
JPH0266976A (ja) | 半導体集積回路装置 | |
JPH06283686A (ja) | 半導体記憶装置とその製造方法 | |
JPH03155166A (ja) | 薄膜半導体素子 | |
JPS5982771A (ja) | 絶縁ゲ−ト形半導体集積回路の製造方法 | |
JPH0218587B2 (ja) | ||
JPS59224190A (ja) | 半導体装置 | |
JPS6338253A (ja) | 半導体装置 | |
JPS58121665A (ja) | 半導体装置 | |
JPS63177571A (ja) | 不揮発性半導体メモリ装置 | |
JPH07297379A (ja) | 電界効果型半導体装置 |