JPS59104799A - インバ−トライト方式 - Google Patents
インバ−トライト方式Info
- Publication number
- JPS59104799A JPS59104799A JP57212468A JP21246882A JPS59104799A JP S59104799 A JPS59104799 A JP S59104799A JP 57212468 A JP57212468 A JP 57212468A JP 21246882 A JP21246882 A JP 21246882A JP S59104799 A JPS59104799 A JP S59104799A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- control
- invert
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はインバート制御方式（メモリのビットを反転し
て書込むことＫよシ該メモリの１ビツト固定障害を救済
する方式）を使用したマイクロプログラムを格納するコ
ントロールストレージに係り、特に該コントロールスト
レージ全複数の制御装置が共用している場合のインバー
トライ） （ＩＮＶＥＲＴ ＷＲＩＴＥ’）方式に関す
る。
て書込むことＫよシ該メモリの１ビツト固定障害を救済
する方式）を使用したマイクロプログラムを格納するコ
ントロールストレージに係り、特に該コントロールスト
レージ全複数の制御装置が共用している場合のインバー
トライ） （ＩＮＶＥＲＴ ＷＲＩＴＥ’）方式に関す
る。
（ｂ） 従来技術と問題点
第１図はコントロールストレージの周辺回路の一例を示
すブロック図である。２１及び２１′はインバートライ
トレジスタ、２２及び２２′はライトデータレジスタ、
２３［コントロールストレージ、２４及び２４′はイン
バートリードレジスタ、２５及び２５′はリードデータ
レジスタである。インバートライトレジスタ２１とライ
トデータレジスタ２２とインパートリードレジスタ２４
とリードデータレジスタ２５は制御装置Ａ、インバート
ライトレジスタ２１′とライトデータレジスタ２２′と
インバートリードレジスタ２４′とリードデータレジス
タ２５′は制御架ｊ＋７． Ｈに夫々所属するレジスタ
である。制御架ＫＡ及びＢにより共用されるコントロー
ルストレージ２３は制御装置ｌｊ’（Ａ及びＢにより又
互にアクセスされる。例えば制御装置ｉ１． ｆｉ、が
コントロールストレージ２３をアクセス中にパリティエ
ラーが検出されると、該エラーの検出鴎れたアドレスに
対して制御装置ｔＡはインバートライトオペレーション
ｋ Ｕ ６ｑ、る。尚、コントロールストレージ２３へ
のライト動作は２回に分けて行なわれる。
すブロック図である。２１及び２１′はインバートライ
トレジスタ、２２及び２２′はライトデータレジスタ、
２３［コントロールストレージ、２４及び２４′はイン
バートリードレジスタ、２５及び２５′はリードデータ
レジスタである。インバートライトレジスタ２１とライ
トデータレジスタ２２とインパートリードレジスタ２４
とリードデータレジスタ２５は制御装置Ａ、インバート
ライトレジスタ２１′とライトデータレジスタ２２′と
インバートリードレジスタ２４′とリードデータレジス
タ２５′は制御架ｊ＋７． Ｈに夫々所属するレジスタ
である。制御架ＫＡ及びＢにより共用されるコントロー
ルストレージ２３は制御装置ｌｊ’（Ａ及びＢにより又
互にアクセスされる。例えば制御装置ｉ１． ｆｉ、が
コントロールストレージ２３をアクセス中にパリティエ
ラーが検出されると、該エラーの検出鴎れたアドレスに
対して制御装置ｔＡはインバートライトオペレーション
ｋ Ｕ ６ｑ、る。尚、コントロールストレージ２３へ
のライト動作は２回に分けて行なわれる。
４４２図は従来のインバートライトオペレーン５表示す
る憤域工があり、データは８ピツトに１ビツトのパリテ
ィビットが付されたＯ〜７． Ｉ）と８〜１５、ｐの２
群よシ徊成される。ここで或査地の例えばａで示す如き
１１１１００００１．１１１１００００１というデータ
が読出された場合、１ｘ、１のビットが０”に固定障害
を発生したとすると、リードデータレジスタ２５には１
１１１００００１．１１１０００００１のデータが脱出
され、パリティチェックで誤りが検出される。制御装置
Ａはインバートライトレジスタ２１’（ｒ”１”として
、ライトデータレジスタ２２にソースデータを反転（イ
ンバート）シ、先ず始めｏ〜７．ｐのビットｋｏｏ００
１１１１１として書込ミ、次にコントロールストレージ
２３のａで示した同一番地にｂで示す如くパリティビッ
トをインバートライトレジスタ２１の１１”と排他的Ｏ
Ｒｔとり、００００１１１１．０として一？」込む。次
のアクセスサイクルでは制御装置Ｂのアクセスが行なわ
れ、その戊のアクセスサイクルで制御装置Ａは次の８〜
１５．ｐのビット、１１１１００００１を反転して符込
もうとするが、上記の制Ｐ１１装置ａＢのアクセスが、
該誤り全発生している同一アドレス全アクセスした場合
、制御装置賦Ｂのインバートリードレジスタ２４′に”
１”が格納されることにより、リードデータレジスタ２
５′にはｂで示す反転して書込まれたデータと、未だ反
転して〒・（込みが行なわれていない誤ったデータの夫
々反転しｉｔデータ、即ち１１１１００００１，０００
１１１１１０が読出される。
る憤域工があり、データは８ピツトに１ビツトのパリテ
ィビットが付されたＯ〜７． Ｉ）と８〜１５、ｐの２
群よシ徊成される。ここで或査地の例えばａで示す如き
１１１１００００１．１１１１００００１というデータ
が読出された場合、１ｘ、１のビットが０”に固定障害
を発生したとすると、リードデータレジスタ２５には１
１１１００００１．１１１０００００１のデータが脱出
され、パリティチェックで誤りが検出される。制御装置
Ａはインバートライトレジスタ２１’（ｒ”１”として
、ライトデータレジスタ２２にソースデータを反転（イ
ンバート）シ、先ず始めｏ〜７．ｐのビットｋｏｏ００
１１１１１として書込ミ、次にコントロールストレージ
２３のａで示した同一番地にｂで示す如くパリティビッ
トをインバートライトレジスタ２１の１１”と排他的Ｏ
Ｒｔとり、００００１１１１．０として一？」込む。次
のアクセスサイクルでは制御装置Ｂのアクセスが行なわ
れ、その戊のアクセスサイクルで制御装置Ａは次の８〜
１５．ｐのビット、１１１１００００１を反転して符込
もうとするが、上記の制Ｐ１１装置ａＢのアクセスが、
該誤り全発生している同一アドレス全アクセスした場合
、制御装置賦Ｂのインバートリードレジスタ２４′に”
１”が格納されることにより、リードデータレジスタ２
５′にはｂで示す反転して書込まれたデータと、未だ反
転して〒・（込みが行なわれていない誤ったデータの夫
々反転しｉｔデータ、即ち１１１１００００１，０００
１１１１１０が読出される。
このためＶｌｌ ｍｌ装トＴＢはパリティチェックによ
って誤りを検出することが出来ず、全く異なった命令と
なるマイクロプログラムを受領して異常走行となる欠点
がある。
って誤りを検出することが出来ず、全く異なった命令と
なるマイクロプログラムを受領して異常走行となる欠点
がある。
（ｅ） 発明の目的
本発明の目的は上記の欠点を除くため、インノく一ドラ
イドオペレーションを実行する場合、−８〜１５、ｐの
ビットを先にインバートライトすることで、他の制御装
置イがインバートライトオペレーション中に同一アドレ
スをアクセスしても誤りを検出し得るインバートライト
方式’ｌ供することにある。
イドオペレーションを実行する場合、−８〜１５、ｐの
ビットを先にインバートライトすることで、他の制御装
置イがインバートライトオペレーション中に同一アドレ
スをアクセスしても誤りを検出し得るインバートライト
方式’ｌ供することにある。
（ｄ） 発明の構１反
本発明の脣、緊成はインバート制御方式を用いるコント
ロールストレージを共用する補数の制御装置に於て、第
１の制御装置が該コントロールストレージをアクセス中
に誤りを株出し、インバートライト動作中に第２の制御
装置が該誤りを検出したデータをアクセスした場合、該
第２の制御装置も該デー・夕が誤っていることを検出し
得るようにインバートライトするようにしたものである
。
ロールストレージを共用する補数の制御装置に於て、第
１の制御装置が該コントロールストレージをアクセス中
に誤りを株出し、インバートライト動作中に第２の制御
装置が該誤りを検出したデータをアクセスした場合、該
第２の制御装置も該デー・夕が誤っていることを検出し
得るようにインバートライトするようにしたものである
。
（ｅ） 発明の実施例
第３図は本発明の一実施例ｆｔ説明するブロック図であ
る。コントロールストレージ２３の或帯地の例えばａで
示す如き１１１１００００１．１１１１００００１とい
うデータが制御装置Ａ側によシ読出された場合、１１番
目のビットがＩ′ｌ”に同定障害を発生したとすると、
リードデータレジスタ２５には、１１１１０Ｆ）００１
，１１１０００９０１のデータが読出され、パリティチ
ェックにより誤りが検出される。
る。コントロールストレージ２３の或帯地の例えばａで
示す如き１１１１００００１．１１１１００００１とい
うデータが制御装置Ａ側によシ読出された場合、１１番
目のビットがＩ′ｌ”に同定障害を発生したとすると、
リードデータレジスタ２５には、１１１１０Ｆ）００１
，１１１０００９０１のデータが読出され、パリティチ
ェックにより誤りが検出される。
α１１浦装詔Ａはインバートライトレジスタ２１’Ｔｈ
”１”として、ライトデータレジスタ２２にソースデー
タを反転して、先ず始め８〜１５．ｐのビットを、００
００１１１１１として畏込み、仄にコントロールストレ
ージ２３のａで示した同−傘地にｂで示す如く、パリテ
ィビットをインノく一ドライドレジスタ２１の”ｌ”と
排他的ＯＲをとり、００００１１１１０として８〜１５
．ｐの領域に丼込む。この場合、制御装置Ａはコントロ
ールストレージ２３の領域Ｉをｔ′１”にセラ、トせず
、２回目の、１１込みでθ〜７゜ｐの領域に簀込み光子
した時点で１”にセットするように制御する。従ってこ
の時点で制御装置Ｂが同一アドＶス會アクセスした場合
、インノ（−トリードレジスタ２４′は６０”のため、
リードデータレジスタ２５′にはコントロールストレー
ジ２３のデータがそのま壕読出され、１１１１００００
１゜００００１１１１０となるため、）くリデイチェソ
クにより誤りを検出することが出９二る。
”１”として、ライトデータレジスタ２２にソースデー
タを反転して、先ず始め８〜１５．ｐのビットを、００
００１１１１１として畏込み、仄にコントロールストレ
ージ２３のａで示した同−傘地にｂで示す如く、パリテ
ィビットをインノく一ドライドレジスタ２１の”ｌ”と
排他的ＯＲをとり、００００１１１１０として８〜１５
．ｐの領域に丼込む。この場合、制御装置Ａはコントロ
ールストレージ２３の領域Ｉをｔ′１”にセラ、トせず
、２回目の、１１込みでθ〜７゜ｐの領域に簀込み光子
した時点で１”にセットするように制御する。従ってこ
の時点で制御装置Ｂが同一アドＶス會アクセスした場合
、インノ（−トリードレジスタ２４′は６０”のため、
リードデータレジスタ２５′にはコントロールストレー
ジ２３のデータがそのま壕読出され、１１１１００００
１゜００００１１１１０となるため、）くリデイチェソ
クにより誤りを検出することが出９二る。
（ｆ） 発明の詳細
な説明した如く本発明はインバート制御方式を用いるコ
ントロールストレージを共用する値数の制御装置ｕに於
て、第１の制御装置がコントロールストレージをアクセ
ス中に検出した誤りにより、インバートライト動作中に
第２の制御装（ばか同一アドレスをアクセスした場合、
インバートライト動作により誤り検出が不能になること
を防止し得るため、その効果は犬なるものがある。
ントロールストレージを共用する値数の制御装置ｕに於
て、第１の制御装置がコントロールストレージをアクセ
ス中に検出した誤りにより、インバートライト動作中に
第２の制御装（ばか同一アドレスをアクセスした場合、
インバートライト動作により誤り検出が不能になること
を防止し得るため、その効果は犬なるものがある。
第１図はコントロールストレージの周辺回路の一例ｉ示
すブロック図、第２図は従来のインバートンイトオペレ
ーションを説明する図、第３図は本発明の一実施例を説
明するブロック図である。 ２１．２１ ．２２．２２，２４，２４．２５．２５は
レジスタ、２３はコントロールストレージである。
すブロック図、第２図は従来のインバートンイトオペレ
ーションを説明する図、第３図は本発明の一実施例を説
明するブロック図である。 ２１．２１ ．２２．２２，２４，２４．２５．２５は
レジスタ、２３はコントロールストレージである。
Claims (1)
- インバート制御方式を用いるコントロールストレージ全
共用する複数の制御装置に於て、第１の制御装置が該コ
ントロールストレージをアクセス中に誤りを検出し、イ
ンバートライト励作中に第２の制御装置が該誤りを検出
したデータをアクセスした場合、該第２の制御装置も該
データが誤っていることを検出し得るようにインバート
ライトすることｌ徴とするインバートライト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212468A JPS59104799A (ja) | 1982-12-03 | 1982-12-03 | インバ−トライト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57212468A JPS59104799A (ja) | 1982-12-03 | 1982-12-03 | インバ−トライト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104799A true JPS59104799A (ja) | 1984-06-16 |
| JPS641817B2 JPS641817B2 (ja) | 1989-01-12 |
Family
ID=16623139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57212468A Granted JPS59104799A (ja) | 1982-12-03 | 1982-12-03 | インバ−トライト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104799A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8024624B2 (en) | 2006-09-14 | 2011-09-20 | Samsung Electronics Co., Ltd. | System and method for communicating data over communication channels |
-
1982
- 1982-12-03 JP JP57212468A patent/JPS59104799A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8024624B2 (en) | 2006-09-14 | 2011-09-20 | Samsung Electronics Co., Ltd. | System and method for communicating data over communication channels |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS641817B2 (ja) | 1989-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10824499B2 (en) | Memory system architectures using a separate system control path or channel for processing error information | |
| US10002043B2 (en) | Memory devices and modules | |
| US4686621A (en) | Test apparatus for testing a multilevel cache system with graceful degradation capability | |
| WO1981001893A1 (en) | Self-correcting memory system and method | |
| JP2519286B2 (ja) | アドレス・ライン・テスト方法 | |
| CN105373345B (zh) | 存储器设备和模块 | |
| JPH0594377A (ja) | パリテイ検出回路 | |
| JPS59104799A (ja) | インバ−トライト方式 | |
| JPS6129024B2 (ja) | ||
| JPS59207098A (ja) | 情報処理装置 | |
| JPS6136670B2 (ja) | ||
| JP2993099B2 (ja) | 二重化メモリ装置 | |
| JPS60118956A (ja) | メモリシステムのパリテイチエツク方式 | |
| JPH01154265A (ja) | キャシュ更新障害監視回路 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS59217298A (ja) | メモリエラ−救済方式 | |
| JPH02129742A (ja) | メモリに対するアドレス信号の異常検出方法 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH0353358A (ja) | メモリ回路 | |
| JPS58172760A (ja) | コントロ−ルメモリのエラ−リカバリ方式 | |
| JPS59207080A (ja) | キヤツシユ記憶制御装置 | |
| JPS6134618A (ja) | メモリクリア制御方式 | |
| JPS58501606A (ja) | １ビットメモリ読出エラ−を検出，訂正および記録するための装置 | |
| JPH04233052A (ja) | 二重化メモリ装置 | |
| JPH0778747B2 (ja) | データ処理装置 |