JPS59104731A - 同期信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔イ、産業上の利用分野〕 デジタルオーテイオデイスクフレーヤに於ケる同期信号
発生回路に関する。

〔口、本発明の背景〕

最近、コンパクトディスクと称されるテジタルオーディ
メディスクが提案されている。このディスクプレーヤに
於いて、ディスクに記録された曲の頭出し等を行う場合
、ピックアップを早送りすることが行われるが、この際
、ディスクに記録された音楽の再生は次の通υとなる。

即ち、ピックアップ自身がトラッキング機能を持ってい
るので、たとえピックアップか早送りされている状態で
あっても、トラッキング能力範囲内に於いては、トラッ
キング状態となり、３１＋常の再生が為される。

そして、トラッキング範囲外になると、たとえばトラッ
キングミラーが、スプリングの弾性力によＱ中立位揃に
復帰される。この問は、もちろん、再生は行われない。

そして、再ひトラッキング状態となシ再生が為される。

斯かる再生と非再生の状態が繰返し行われることになる
。従って、早送り時に於いても部分的には再生は可能と
なる。

しかし、他に問題がある。即ち、ディスクに情報をデジ
タル記録する場合、ドロップアウトによる影響を軽減す
る為に、デシタル情報の記録順序の並べ替えを行い（イ
ンターリーグと称されている）、再生時に再び元の順序
に戻す（ディンターリーブと称されている）ことが行わ
れている。そして、このディンターリーブをする場合、
ＲＡＭを使用し、ある所定量のデータが書込まれた後に
、データを読出すことが行われ、この書込みアドレスと
読出しアドレスはあまシ多く離れていない場合が多い。

ところで、ＲＡＭへの書込みアドレスは再生データ中に
含まれている同期信号を検出・計数し、これに基いて決
められている。ピックアップの早送ｐ状態に於ける同期
信号の再生状態を考えて見ると、トラッキング状態に於
いては正確に再生され得るが、トラッキングがとれてい
ない状態即ち上述したトラッキングミラーが中立位置に
復帰する期間に於いてはピックアップの読出し点はディ
スクのトラックを横切ることとなり、同期信号でないパ
ルスが同期信号として出力される等の不都合が生じる。

するさ、ＲＡＭ０ｒ１込みアドレスと続出しアトルヌの
関係が一定の条件を外れてし貰い、末だ書込まれていな
いアドレスを読出したシ、未だ読出しをしていないデー
タの一部が新たなデータにヂ１き直されたシして、ノイ
ズが発生することになる。

一般に、このＲＡＭアドレスの関係が一定条件を越えた
ときには、一旦リセットを行い、新たに初期のアドレス
関係に戻すことが行われているが、早送り時に於いては
同期信号が大きく乱れその数の増減が非常に多くなる為
、リセットしても直ぐにアドレス関係がくずれ、殆んど
音楽情報が再生できない状態となる。

〔ハ、本発明の目的〕

本発明は、早送りＭ等に於いてトラッキングが外れた状
態でも、同期信号の数が大きく変化しないようにしだ、
同ル」信号発生回路を提案するものである。

〔二、本発明の構成〕

再生同期信号中に存在している偽同期信号を取除くゲー
ト回路と、同期信号欠落時に於いて擬似同期信号として
補うべきパルスを発生させる為のカウンタ回路と、偽同
期信号が取除かれ且つ擬似同期信号が補充された後の同
期信号並びに前記カウンタ回路よシ前記擬似同期信号と
なるパ／ｌ／スの発生タイミンクとは異なるタイミング
にて発生されるパルスによリセット・リセットされるフ
リップ・フロップ回路とを設け、以ってこのフリップ・
フロップ回路の出力側よシ同期信号を得る構成としたも
のである。

〔ホ、本発明の実施例〕

ディスクより再生された再生データ信号は同期信号抜出
し回路＋１）に入力される。この回路ｆｉ＋によシ抜出
された同期信号（ａ）はゲート回路（２）に入力される
。ゲート回路（２）は、同期信号（ａ）に含まれている
偽の同期信号を取除く為のものでおる。ゲート用パμス
（ｂ）のゲート幅はゲート幅可変回路（！りにて制御さ
れる。ゲート回路（２）の出力即ち偽の同期信号を取除
いた後の同期信号はオアゲート回路（３）を経てカウン
タ（４）のリセット端子に入力されると共にフリップ・
フロップ（５）のセット端子に入力される。カウンタ（
４）は再生テータ俗号に同期したクロックパルス（ＣＫ
）を計数するものであり、このカウンタ（４）の出力側
にはゲート回路（６）が訃けられている。

ところで、前述したコンパクトディスクに於いては、同
期信号は５８８ビツト毎に押入されている。そこで、ゲ
ート回路（６）によシカウンタ（４）が５８８を計数し
たことが検出されたとき、このゲート回ＩＩ（６＋より
パルス（Ｇｌ　）を発生させ、このパルス（Ｇｌ）をオ
アゲート回路（３）を介してカウンタ（４）のリセット
端子に印加してカウンタ（４）を０にり七ッ卜すると共
にフリップ・フロップ（５）のセット端子にも印加する
。即ち、パルス（Ｇ１）は本来再生されるべき同期信号
がドロップアウト等にて抜けた場合の補充同期信号とな
っている。

フリップ・フロップ（５）のリセット信号はゲート回路
（６）より得る。例えば、カウンタ（４）が５８８の半
分の２９４を計数したことをゲート回路（６）にて検出
したとき、リセット信号（Ｇ２）を出力する構成とする
。

次に、ゲート幅可変回路兜］について説明する。

ゲート用パルス（ｂ）のゲート幅は同期信号の抜は具合
に基いて決定されるうこの実施例に於いては、通常の幅
を有する信号（Ｗｌ）と、これより広い幅を有する信号
（ｖｖ２　）と、ハイレベル信号（Ｗ８）の三種類に区
別されている。ゲート用パルス（ｂ）がハイレベ／１／
信号（Ｗ３）と々っだ場合には、偽同期信号を含む全て
の同期信号が何等ゲートされることなくゲート回路（２
）を通過する。通常再生時に於いては、同期信号は略乱
れることなく再生されるので、同期信号の再生タイミン
グは略一定となシ、予測し得る。それ故、そのタイミン
グ近傍の再生同期信号のみを通過させるゲート用パルス
を発生させれば良い。しかしながら、ピックアップの早
送り時に於いては再生同期信号性大きく乱れるので、真
の同期信号の再生タイミングも予測し得なくなる。そこ
で、同期信号の抜は具合に基いてゲート用パルス（ｂ）
の幅を決定する必要がある。

第４図はゲート幅可変回路（１０１の一実施例を示すも
のである。カウンタ（１１）は同期信号の抜は具合を計
数するものであり、正規の同期（，４号が抜けでいる場
合にアップ計数され、その後同期信号が検出された場合
には、タウン計数される。同期信号に抜けがない場合に
は、ゲート回路（１２＋　（１３）の（？１）端子に入
力される信号（ｆ、８１ｇ、６）が選択される。連続し
て２個の同期信号が抜けたことがカウンタ（ＩＩ）によ
シ肚数された場合には、このときのカウンタ（１１）の
出力により（ｖ２）端子に入力される信号（ｇ−１，９
，ｇ）が選択される。連続して４個の同期信号が抜けた
ことが計数された場合には、このときのカウンタ（１１
）の出力によシ（ｔ８）端子に入力きれる信号が選択さ
れる。この選択の仕方によりゲート用パルヌ（ｂ）の幅
が決定される。ゲート回路（１２１＋３１には夫々４個
のフリップ・フロップ回路にて構成されり前段シフトレ
シヌタθ４＋ト後段シフトレジヌタ（１５＋の出力が印
加される。シフトレジスタθ４１（１５１の入力側には
前述したゲート回路（６）の出力が印加されるっゲート
幅司変回路東）の動作は後程の説りＪで明らかにされる
。

〔ａ〕　通常再生時 ピックアップが通常の速度で送られる通常再生時に於い
ては、同期信号の乱れは左程大きくない。

第２図は通常再生時に於ける動作波形図である。

第２図（ａ）に於いて破線で示す部分（ａｌ　＋ａＢ　
＋２５　）に於いて同期信号が欠落しており、（Ｇ２．
Ｇ４．Ｇ６）が偽同期信号である。第２図（ａ）よジ明
らかなように同期信号が２個連続して欠落することがな
い。従って、ゲート幅可変回路１１０）に於いて、ゲー
ト回路（１２，１８）　　は（ｙｌ）端子が選択された
状態となっている。

さて、カウンタ（４）が５８４ビツトを計数したことが
ゲート回路（６）にて検出されると、信号（Ｇ８）が発
生され、この信号（Ｇ８）は、前段シフトレジメタ（１
４）に印加され、順次転送される。カウンタ（４）が５
８８ビツト目を計数したとき即ちカウンタ（４）の値が
０になったことをゲート回路（６）にて検出される。″
を信号（Ｇ１）が発生され、この信号（Ｇ１）は後段シ
フトレジスタ０５）の最初のフリップ・フロップに印加
される。従って、前段シフトレジスタ０４）の最後のフ
リップ・フロップと後段シフトレジスタ０６）の最初の
フリップ・フロップが縦続接続されていることと等価と
なυ、結局、前段シフトレジスタ（Ｉ４）より出力（ｔ
８）が発生してから８ビツト目に後段シフトレジスタθ
６フよシ出力（ｙｇ）が発生されることになる。フリッ
プ・フロップθ６）はＣｇ−ｓ）にてセットされ、（１
？−６）にてリセットされることになるから、結局、フ
リップ・フロップ（Ｉ６）の出力は信号（Ｗｌ）となシ
、これがゲート用パルス（ｂ）としてゲート回路（２）
に印加される。信号（Ｖｚ＋）は８ビット分の幅を有し
、立上りは５８７ビツト目である（第５図参照）。従っ
て、このゲート用パルス（ｂ）は、正常状態では５８８
ビツト目〔カウンタ（４）の値が０のとき〕に生じる真
の同期信号のみを抜出すことができる。従って、第２図
（ａ）に示す偽同期信号（Ｇ２．Ｇ４．Ｇ６）を取除く
ことができる。更に前述した通り、ゲート回路（６）の
出力（Ｇ１）（５８８ビツト目）はオアゲートｆ３１　
Ｋ入力されているので、結局、オアゲート回路（３）の
出力（第２図Ｃ）Ｆｉ、偽同期信号が取除かれ且つ擬似
同期信号（第２図Ｃ１，Ｃ２，ＣＢ）が補充された後の
同期信号となる。従って、信号（Ｃ）にてセットされ、
前述した信号（Ｇ２）’（第２図ｄ）にてリセットされ
るフリップ・フロップ（５）の出力（第２図ｅ）は、同
期信号を示すことに力る。

（ｂ）　　早送り時 早送シ時に於ける同期信号抜出し回路（１）の出力は、
例えば第３図（ａ）に示す通シである。破線で示す部分
（ａｌ　ｔａ２＋ａ４＋ａ６．Ｇ６．ａＢ、ａｇ）が同
期信号の欠落を示し、（Ｇ８．Ｇ７”１０）が偽同期信
号である、現実には、同期信号はもっと乱れるが、説明
をわかυやすくする為、乱れを少なくしている。

同期信号（ａｌ、Ｇ２）が連続して欠落したことがカウ
ンタ（ＩＩ）にて計数された後のゲート用パルス（ｂ）
は幅広の信号（Ｗ２）となっている。即ち、この状態に
於いては、ゲート回路（１２，１８）は（υ２）端子の
選択状態となっておＱ１前段シフトレジスタ０４）の（
１１）出力がゲート回路０２）を通過してフリップ・フ
ロップ（１６）をセットしてから、後段シフトレジスタ
０５）の（９，８）出力がゲート回路θ３）を通過して
フリップ・フリップθ６）をリセットするまでの幅を有
する信号（Ｗ２）がゲート用パルスとなる、その後更に
同期信号（Ｇ４．Ｇ５）が連続して欠落したことが計数
されると、ゲート回路（１２，１３）は（ｔ８）端子の
選択状態となυ、その時点でフリップ・フロップ（１６
）はセット状態となり、ハイレベル信号（Ｗ８）がゲー
ト用パルス（ｂ）となる（第８図す参照）。

偽同期信号（Ｇ７）とその後の真の同期信号が連続して
発生すると、カウンタ（川はダウン計数され、ゲート回
Ｉｉ＆（１２，１３）は再び（す２）端子の選択状態と
なり、ゲート用パルス（ｂ）は信号（Ｗ２）となる。

斯様にしてゲート用パルス（ｂ）は第８図１）に示す通
りとなる。従って、偽同期信号（ａ　７　ｒ　ａ　１０
）　　を取除くことができず、ゲート回路（３）の出力
は第３図（Ｃ）に示す通りとなり（Ｃ７，Ｃｌ０）とし
で現われる。

ところで、この実施例に於いては、偽同期（ｆ４号（ａ
ｒ、ａｘｏ）が正規の同期信号の位尚″から２９４ビツ
トまでに発生した場合には、フリップ・フロップ（６）
のリセット信号（Ｇ４）の発生か四重されることになる
（￥Ｊ３図ｄ）。従って、フリップ・フロップ（５）の
出力は第３図（ｅ）に示す通シとなる。このフリップ・
フロップ（５）の出力（ｅ）と、オアゲート（３）の出
力（Ｃ）を比較すると、出力（Ｇ７．ＣＩ（１）が無視
された形となっている。即ち、出力（ｅ）は、パ／Ｌ’
メ巾は若干乱れるもののその数は正規の同期信号の数と
一致することになる。現実には、第８図ａに示す場合よ
りも、もっと大きく乱れるので、正規の同期信号の数と
一致させることはできないが、正規の数に近づけること
ができる。

尚、リセット信号（Ｇ２）の発生タイミングは２９４ピ
ント目に限定されるものではない。

ても、同期信号の数が大きく増減することがない。

従って、例えば、同期信号に基いてＲＡＭへのも込みア
ドレスを決定する場合に於いて、ＲＡＭアドレスの関係
が大きく乱れることが力く、良好な再生を期待し得る。

【図面の簡単な説明】

第１図は本発明に係る同期信号発生回路な示す図、第２
図は通常再生時の動作波形図、第３図は早送９時に於け
る動作波形図、第４図はゲート輻可変回路を示す図、第
５図はその動作波形図である。 （１）は同期信号抜出し回路、（２）はゲート回路、（
４）はカウンタ、（６）はフリップ・フロップ、吟はゲ
ート幅可変回路

Claims (1)

【特許請求の範囲】
1. （１）　　記録媒体より再生された再生信号の中から同
   期信号を抜出す為の同期信号抜出し回路と、前記同期信
   号が欠落した場合に於いて擬似同期信号として補うべき
   パ／ｌ’スを発生させる為のカウンタ回路と、前記同期
   信号抜出し回路よシ出力される偽同期信号を取除く為の
   ゲート回路と、このゲート回路によるゲート幅を可変す
   るゲート幅可変回路と、偽同期信号が取除かれ且つ擬似
   同期信号が補充された後の同期信号並びに前記カウンタ
   回路より前記擬似同期信号となるパルスの発生タイミン
   グとは異なるタイミングにて発生されるパルスによリセ
   ット・リセットされるフリロツプ・フロッグ回路とを設
   け、このフリップ・フロップ回路の出力側よシ同期信号
   を導出することを特徴とする同期信号発生回路。