JPS59103448A - データ送受信装置 - Google Patents
データ送受信装置Info
- Publication number
- JPS59103448A JPS59103448A JP57214469A JP21446982A JPS59103448A JP S59103448 A JPS59103448 A JP S59103448A JP 57214469 A JP57214469 A JP 57214469A JP 21446982 A JP21446982 A JP 21446982A JP S59103448 A JPS59103448 A JP S59103448A
- Authority
- JP
- Japan
- Prior art keywords
- code
- data
- parallel signals
- transmitted
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコンピューターシステム等で行なわれるデータ
の送受信の方式に関するものである。
の送受信の方式に関するものである。
コンヒーーターやＣＰＵ（中央処理装置）間でデータの
入出力を行なう場合、入出力したいデータのコード数に
必要なビット数がデータバスの数よりも少ない場合、複
数回のパラレル信号により１ワード（１コード）を送受
信する。たとえば、入出力したいデータのコードの種類
が５０個ある場合には、必要なビット数は６であるが、
データバスが４本の場合には４ビツトのパラレル信号を
２回送受信する必要がある。
入出力を行なう場合、入出力したいデータのコード数に
必要なビット数がデータバスの数よりも少ない場合、複
数回のパラレル信号により１ワード（１コード）を送受
信する。たとえば、入出力したいデータのコードの種類
が５０個ある場合には、必要なビット数は６であるが、
データバスが４本の場合には４ビツトのパラレル信号を
２回送受信する必要がある。
従来の送受信方式では、複数回のパラレル信号により１
ワードを送受信する場合、同期信号ＩＮＫより同期をと
っていないと、送信側と受信側のそれぞれに正確な基準
信号をもたせ同期をとる必要があった。また、連続した
データを送受信する場合には、１度同期がずれるとその
後のデータが続けて誤ったデータを受信してしまう。デ
ータごとに無信号区間を設ければよいが、送受信時間が
増し、制御も複雑になる。第４図に従来の送受信方式を
用いた回路を示す。この回路はＩ ／ Ｏポートを持っ
ている２つの４ビツトマイクロコンピユータで構成され
ている。５１と５２は２つのマイクロコンピュータであ
り、５１はデータを送信し、５２は受信する構成になっ
ている。、５３はデータを送る４本のバスであり、５１
のマイクロコンピュータの４本の出力ポートと５２のマ
イクロコンピュータの４本の入力ポート間に接続されて
いる。
ワードを送受信する場合、同期信号ＩＮＫより同期をと
っていないと、送信側と受信側のそれぞれに正確な基準
信号をもたせ同期をとる必要があった。また、連続した
データを送受信する場合には、１度同期がずれるとその
後のデータが続けて誤ったデータを受信してしまう。デ
ータごとに無信号区間を設ければよいが、送受信時間が
増し、制御も複雑になる。第４図に従来の送受信方式を
用いた回路を示す。この回路はＩ ／ Ｏポートを持っ
ている２つの４ビツトマイクロコンピユータで構成され
ている。５１と５２は２つのマイクロコンピュータであ
り、５１はデータを送信し、５２は受信する構成になっ
ている。、５３はデータを送る４本のバスであり、５１
のマイクロコンピュータの４本の出力ポートと５２のマ
イクロコンピュータの４本の入力ポート間に接続されて
いる。
５４は５３のバスによって送られるデータに同期して出
される同期信号である。この回路においての１つのコー
ドが８ビツトである場合、バスが４ビツトしか存在しな
いので４ビツトのパラレル信号を２回送る事により、１
つのコードを送る事になる。この従来例において、信号
＠５４が必要であり、ハードウェア上の負担となってい
る。この信号線がない場合には、５１と５２のマイクロ
コンピュータそれぞれに正確な基準信号をもたせ同期を
とるか、データごとに無信号区間を設ける必要が生じて
しまい、前者は水晶振動子等の高精度の基準信号源をそ
れぞれに必要な上に、基準信号の周波数が５１と５２の
間で異なる場合には、両者が同じ周波数の同期信号を作
る分周回路が複雑になる。後者は、無信号区間が存在す
る事により、送発信時間が増し、さらに制御が複雑にな
る。
される同期信号である。この回路においての１つのコー
ドが８ビツトである場合、バスが４ビツトしか存在しな
いので４ビツトのパラレル信号を２回送る事により、１
つのコードを送る事になる。この従来例において、信号
＠５４が必要であり、ハードウェア上の負担となってい
る。この信号線がない場合には、５１と５２のマイクロ
コンピュータそれぞれに正確な基準信号をもたせ同期を
とるか、データごとに無信号区間を設ける必要が生じて
しまい、前者は水晶振動子等の高精度の基準信号源をそ
れぞれに必要な上に、基準信号の周波数が５１と５２の
間で異なる場合には、両者が同じ周波数の同期信号を作
る分周回路が複雑になる。後者は、無信号区間が存在す
る事により、送発信時間が増し、さらに制御が複雑にな
る。
本発明は複数回のパラレル信号により１ワードを送受信
するデータ送受信方式において、前述した欠点を解決し
、簡単なハードウェア構成で信頼性の高いデータ送受信
方式を提供する事を目的としている。
するデータ送受信方式において、前述した欠点を解決し
、簡単なハードウェア構成で信頼性の高いデータ送受信
方式を提供する事を目的としている。
本発明の特徴は、複数回のパラレル信号により１ワード
を送受信するデータ送受信方式において、複数回のパラ
レル信号のそれぞれに使用可能なコードが他のパラレル
信号に使用可能なコードと異なっている事である。
を送受信するデータ送受信方式において、複数回のパラ
レル信号のそれぞれに使用可能なコードが他のパラレル
信号に使用可能なコードと異なっている事である。
本発明の詳細な説明を図を用いて説明する。第１図は本
発明のデータ送受信方式を用いた回路である。１１はデ
ータの送信側のマイクロコンピュータであり、１２はデ
ータの受信側のマイクロコンピータである。１３はデー
タを送る４本のバスであり、１１のマイクロコンピュー
タの４本の出力ポートと１２のマイクロコンピュータの
４本の入力ポート間に接続されている。この回路例では
２回の４ビットパラレル信号により１ワードを送受信し
ている。そして、１回めの４ビットパラレル信号で１１
側から送出されるコードは１０進数表記で１０〜１５の
うちの１つであり、２回めの４ピットパラレル信号で送
出されるコードは１０進数表記で１〜９のうちの１つで
ある。この２回のパラレル信号により送る事のできるワ
ードの種数は６×１０の６０個である。この回路で送ら
れるキャラクタ−コード表を第１表に示す。
発明のデータ送受信方式を用いた回路である。１１はデ
ータの送信側のマイクロコンピュータであり、１２はデ
ータの受信側のマイクロコンピータである。１３はデー
タを送る４本のバスであり、１１のマイクロコンピュー
タの４本の出力ポートと１２のマイクロコンピュータの
４本の入力ポート間に接続されている。この回路例では
２回の４ビットパラレル信号により１ワードを送受信し
ている。そして、１回めの４ビットパラレル信号で１１
側から送出されるコードは１０進数表記で１０〜１５の
うちの１つであり、２回めの４ピットパラレル信号で送
出されるコードは１０進数表記で１〜９のうちの１つで
ある。この２回のパラレル信号により送る事のできるワ
ードの種数は６×１０の６０個である。この回路で送ら
れるキャラクタ−コード表を第１表に示す。
第 １ 表
このように、１回めのコードと２回めのコードが必ず異
なったコードになっていてデータが必ず変化するた□め
、同期信号を必要としない。さらに、そのデータが１回
めか２回めかも判断できるため、信頼性の高いデータ送
受信が可能である。
なったコードになっていてデータが必ず変化するた□め
、同期信号を必要としない。さらに、そのデータが１回
めか２回めかも判断できるため、信頼性の高いデータ送
受信が可能である。
第２図には１回めか２回めかを判断するデコーダをハー
ドウェアで構成した場合の回路図である。
ドウェアで構成した場合の回路図である。
これはソフトウェアでも処理できるものである。
３１〜３４は４本のデータバスであり、上から順にビッ
ト０．ビット１ 、ビット２．ビット３という順になっ
ている。３５のゲート群がデコーダ部であり、コードが
０・〜９の時にＬｏｗレベルを出力し、コードが１０〜
１５の時にＨ１ｇｈレベルを出力する。この出力３６を
見る事により現在入力されているフードが１回めのコー
ドか２回めのコードかを判断する事ができる。
ト０．ビット１ 、ビット２．ビット３という順になっ
ている。３５のゲート群がデコーダ部であり、コードが
０・〜９の時にＬｏｗレベルを出力し、コードが１０〜
１５の時にＨ１ｇｈレベルを出力する。この出力３６を
見る事により現在入力されているフードが１回めのコー
ドか２回めのコードかを判断する事ができる。
第３図には第２図の回路の動作を示すタイミングチャー
トを示す。４１〜４４は図３の３１〜３４の信号線に対
応している。４６は各タイミングでのコードを１６進数
で表わしたものであり、４７は２つのコードにより表わ
されるキャラクタ−コードである。４５は第２図の３６
であり、１つのキャラクタ−コードに対して送出される
２つのコードのうち１回めのコードの時に図の様にＨ１
ｇｈレベルに、２回めのコードの時にはＬｏｗレベルに
なっている。
トを示す。４１〜４４は図３の３１〜３４の信号線に対
応している。４６は各タイミングでのコードを１６進数
で表わしたものであり、４７は２つのコードにより表わ
されるキャラクタ−コードである。４５は第２図の３６
であり、１つのキャラクタ−コードに対して送出される
２つのコードのうち１回めのコードの時に図の様にＨ１
ｇｈレベルに、２回めのコードの時にはＬｏｗレベルに
なっている。
本実施例においては、１回めのデータが１０〜１５．２
回めのデータが０〜９になっているが、このようにパス
ラインの数が４ビツトの場合には、０〜１５の１６個の
コードを１回めに使用可能なコード群と２回めに使用可
能なコード群に割り振っている。この分は方はどのよう
な比率でもよいが、本実施例の様に片側を０〜９にする
と、数値データの送受信を行なう際に送受信用のコード
の変換する必要がない。本実施例においては、１回めの
コードにＡ″を送った後、２回めには数値データをその
まま送出する事により数値データを送信する事ができ、
数値データの送受信においてコードを変換する必要がな
い。
回めのデータが０〜９になっているが、このようにパス
ラインの数が４ビツトの場合には、０〜１５の１６個の
コードを１回めに使用可能なコード群と２回めに使用可
能なコード群に割り振っている。この分は方はどのよう
な比率でもよいが、本実施例の様に片側を０〜９にする
と、数値データの送受信を行なう際に送受信用のコード
の変換する必要がない。本実施例においては、１回めの
コードにＡ″を送った後、２回めには数値データをその
まま送出する事により数値データを送信する事ができ、
数値データの送受信においてコードを変換する必要がな
い。
以上の様に、本発明を用いると以下の様な効果がある。
本発明では、複数回のパラレル信号により１ワードを送
受信するデータ送受信方式において、複１回のパラレル
信号のそれぞれに使用可能なコード群が他のパラレル信
号に使用可能なコード群とすべて異なっているため、１
回のコードを送出するたびに必ずコード内容が変わり、
しがもその内容により何回めのコードかわかるため、パ
ラレル信号以外に制御線を必要とせず、ハードウェアの
負担を軽減できる。また、２回の４ビツトのパラレル信
号により１ワードを送受信する時、２回のデータの一方
に使用可能なコードが１０進表記で０から９であり、も
う一方のパラレル信号に使用可能なコードが１０進表記
で１０〜１５であるので、数値を送受信する時、送受信
用のコードに変
受信するデータ送受信方式において、複１回のパラレル
信号のそれぞれに使用可能なコード群が他のパラレル信
号に使用可能なコード群とすべて異なっているため、１
回のコードを送出するたびに必ずコード内容が変わり、
しがもその内容により何回めのコードかわかるため、パ
ラレル信号以外に制御線を必要とせず、ハードウェアの
負担を軽減できる。また、２回の４ビツトのパラレル信
号により１ワードを送受信する時、２回のデータの一方
に使用可能なコードが１０進表記で０から９であり、も
う一方のパラレル信号に使用可能なコードが１０進表記
で１０〜１５であるので、数値を送受信する時、送受信
用のコードに変
第１図は本発明の一実施例における構成図。
第２図は本発明の一実施例において、１回の信号か２回
めの信号かの判定回路。 第３図は本発明の一実施例におけるタイミング・チャー
ト。 第４図は従来の一実施例における構成図。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
めの信号かの判定回路。 第３図は本発明の一実施例におけるタイミング・チャー
ト。 第４図は従来の一実施例における構成図。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
Claims (1)
- 【特許請求の範囲】 １、 複数回のパラレル信号により１ワードを送受信す
るデータ送受信方式において、前記複数回のパラレル信
号のそれぞれに使用可能なコード群が他のパラレル信号
に使用可能なコード群とすべて異なる事を特徴とするデ
ータ送受信方式。 ２、 前記複数回のパラレル信号は２回の４ビット信号
であり、２回のデータ送受信のうち一方のパラレル信号
に使用可能なコードは１０進表記で０から９であり、も
う一方のパラレル信号に使用可能なコードは１０進表記
で１０〜１５である事を特徴とする特許請求の範囲第１
項記載のデータ送受信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214469A JPS59103448A (ja) | 1982-12-06 | 1982-12-06 | データ送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214469A JPS59103448A (ja) | 1982-12-06 | 1982-12-06 | データ送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103448A true JPS59103448A (ja) | 1984-06-14 |
| JPH0444455B2 JPH0444455B2 (ja) | 1992-07-21 |
Family
ID=16656235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57214469A Granted JPS59103448A (ja) | 1982-12-06 | 1982-12-06 | データ送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103448A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6162266A (ja) * | 1984-09-04 | 1986-03-31 | Fujitsu Ltd | デイジタル端末のインタフエ−ス方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479609A (en) * | 1977-12-08 | 1979-06-25 | Teac Corp | Method of recording pcm signal |
| JPS54154910A (en) * | 1978-05-29 | 1979-12-06 | Matsushita Electric Works Ltd | Data transmission system |
-
1982
- 1982-12-06 JP JP57214469A patent/JPS59103448A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479609A (en) * | 1977-12-08 | 1979-06-25 | Teac Corp | Method of recording pcm signal |
| JPS54154910A (en) * | 1978-05-29 | 1979-12-06 | Matsushita Electric Works Ltd | Data transmission system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6162266A (ja) * | 1984-09-04 | 1986-03-31 | Fujitsu Ltd | デイジタル端末のインタフエ−ス方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0444455B2 (ja) | 1992-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59103448A (ja) | データ送受信装置 | |
| KR830008236A (ko) | 바이트 동기화를 확립하기 위해 통신 서브씨스템의 장치를 갖는 데이터 처리 씨스템 | |
| US20030112827A1 (en) | Method and apparatus for deskewing parallel serial data channels using asynchronous elastic buffers | |
| EP0283847A3 (en) | Apparatus for selecting a reference line for image data compression | |
| JPS6461851A (en) | Data transmission/reception system | |
| JPH04270525A (ja) | デジタル・データ送信システム | |
| JPS6147455B2 (ja) | ||
| SU1725188A1 (ru) | Устройство дл ввода управл ющей программы | |
| KR100225043B1 (ko) | 인터럽트를 이용한 다중 직렬통신방법 및 직렬통신장치 | |
| JPS60235548A (ja) | 信号フレ−ムの伝送方式 | |
| WO2002029581A2 (en) | Configurable differential/single ended i/o | |
| JPH0630506B2 (ja) | シリアル通信装置 | |
| KR0139480B1 (ko) | 프로세서간 통신방식 | |
| JPH0544858B2 (ja) | ||
| JPH0313038A (ja) | 非同期式シリアルデータ伝送装置 | |
| JPS61131632A (ja) | 多重伝送のデ−タフオ−マツト方式 | |
| SU1675888A1 (ru) | Устройство дл контрол информации при передаче | |
| SU1675896A1 (ru) | Устройство дл обмена информацией ЭВМ с внешними устройствами | |
| JPS60246466A (ja) | 通信要求選択方式 | |
| JPH04349732A (ja) | 通信装置 | |
| JPS6336717B2 (ja) | ||
| JPS62219057A (ja) | デ−タ送信装置 | |
| JPS6314543A (ja) | シリアル・パラレル変換回路 | |
| JPS62183233A (ja) | 誤り制御システム | |
| JPH01137728A (ja) | シリアル／パラレル変換の回路装置 |