JPS5910238A - セラミツクパツケ−ジ - Google Patents
セラミツクパツケ−ジInfo
- Publication number
- JPS5910238A JPS5910238A JP57120118A JP12011882A JPS5910238A JP S5910238 A JPS5910238 A JP S5910238A JP 57120118 A JP57120118 A JP 57120118A JP 12011882 A JP12011882 A JP 12011882A JP S5910238 A JPS5910238 A JP S5910238A
- Authority
- JP
- Japan
- Prior art keywords
- acute angle
- ceramic package
- ceramic
- package
- concavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子を収納する１こめのセラミックパッ
ケージの改良に関するものである。
ケージの改良に関するものである。
従来、半導体素子、特ヲコ集積回路素子を収納するため
のセラミックパッケージは第１図及び第２図に示すよう
ｔこセラミックから成るパッケージ五体］と蓋体２及び
半導体素子と外部回路とｔ電気的に接続するためのダ部
リード端子３により構成さ狛でおり、その内部に半導体
素子４が収納され、ガラス樹脂等の封止部材５により気
粉封止されて半導体装置が製作される。
のセラミックパッケージは第１図及び第２図に示すよう
ｔこセラミックから成るパッケージ五体］と蓋体２及び
半導体素子と外部回路とｔ電気的に接続するためのダ部
リード端子３により構成さ狛でおり、その内部に半導体
素子４が収納され、ガラス樹脂等の封止部材５により気
粉封止されて半導体装置が製作される。
しがＬ乍ら、この従来のセラミックパッケージはセラミ
ックが１ａｉ４％撃性に東いことからセラミックパッケ
ージの組立工程及び輸送工程におけるパッケージ同志の
衝突により、該パッケージの各面角部、特に趣向角部ム
、Ｂ、Ｃ，１）を中心として欠けやクラックが発生し、
内部ｔｒ収納する半導体素子の気密が破ね、半導体装置
としての信頼性が着しく低下するといつ１ご欠点を自し
てい１ご。
ックが１ａｉ４％撃性に東いことからセラミックパッケ
ージの組立工程及び輸送工程におけるパッケージ同志の
衝突により、該パッケージの各面角部、特に趣向角部ム
、Ｂ、Ｃ，１）を中心として欠けやクラックが発生し、
内部ｔｒ収納する半導体素子の気密が破ね、半導体装置
としての信頼性が着しく低下するといつ１ご欠点を自し
てい１ご。
そこでこの従来のセラミックパッケージに於ける欠けや
クラックの発生を防正するために、第３図に示すような
セラミックパッケージの端面を曲面状にしたもの、ある
いは第４図１に示すようなセラミックパッケージの外周
端面角ｍ５に段差を設け、且つ丸味のＩる二つの板部を
形成したもの、更に図１示していないが外周端面角部を
血取り加工したもの等、パッケージ端面に凸状部を形成
することが提案され、現在、こわらのセラミックバツケ
ージが多用されている。
クラックの発生を防正するために、第３図に示すような
セラミックパッケージの端面を曲面状にしたもの、ある
いは第４図１に示すようなセラミックパッケージの外周
端面角ｍ５に段差を設け、且つ丸味のＩる二つの板部を
形成したもの、更に図１示していないが外周端面角部を
血取り加工したもの等、パッケージ端面に凸状部を形成
することが提案され、現在、こわらのセラミックバツケ
ージが多用されている。
しかし乍ら、こわらセラミックパッケージはパッケージ
同志の衝突による衝撃力か弱い場合には、凸状部により
該衝撃力は分散弱小化され、クラックや欠けを有効に防
止し得るものの、半導体装置の大量生産に伴なう苛酷な
条件下、即ち衝突が頻繁に起り且つその衝撃力が大きい
場合には、依然としてパッケージにクラックや欠けが発
生し、半導体装置としての他°頼性を低下させるという
欠点は解消さ才１得ない。
同志の衝突による衝撃力か弱い場合には、凸状部により
該衝撃力は分散弱小化され、クラックや欠けを有効に防
止し得るものの、半導体装置の大量生産に伴なう苛酷な
条件下、即ち衝突が頻繁に起り且つその衝撃力が大きい
場合には、依然としてパッケージにクラックや欠けが発
生し、半導体装置としての他°頼性を低下させるという
欠点は解消さ才１得ない。
そこで本発明者は価突愉こよりパッケージに発生するグ
ラツクや欠け１に防止するという従来の発想とは異なり
、半導体装置としての機能１こ支障を来さない部位を故
意に欠けさせたり、クラックを発生させ１こすすること
ζこよって、＠撃力な吸収させるという考えに基づいて
種々実験した結果、衝突シこよる半導体装置の信頼性低
下が顕著に防止されることを知見Ｌ７こ。
ラツクや欠け１に防止するという従来の発想とは異なり
、半導体装置としての機能１こ支障を来さない部位を故
意に欠けさせたり、クラックを発生させ１こすすること
ζこよって、＠撃力な吸収させるという考えに基づいて
種々実験した結果、衝突シこよる半導体装置の信頼性低
下が顕著に防止されることを知見Ｌ７こ。
本発明は上記の知見に基づき、半導体装置の信頼性ヲ低
）させるようなりラックや欠けの発生な防止し、半導体
装置の歩協り向上にを与するセラミックパッケージを提
供することをその目的とし、セラミックパッケージの表
裏両面の角部に鋭角部を形成するように凹部を設け１：
ことを特徴とするものである。
）させるようなりラックや欠けの発生な防止し、半導体
装置の歩協り向上にを与するセラミックパッケージを提
供することをその目的とし、セラミックパッケージの表
裏両面の角部に鋭角部を形成するように凹部を設け１：
ことを特徴とするものである。
本発明は半導体素子を２枚の平板状のセラミック体間に
収納し、ガラスにて気密封止するガラス封止形セラミッ
クパッケージや半導体素子を複数枚のセラミック生シー
トを積層し、焼結一体化したセラミック体内に収納する
ｔＩＩＩｊｉｉｌｉｉ形セラミツクツずツケージ等、ク
ラックや欠けが製品の１１頼性の面で重大欠陥となるい
かなるセラミックパッケージに対しても適用可能である
。
収納し、ガラスにて気密封止するガラス封止形セラミッ
クパッケージや半導体素子を複数枚のセラミック生シー
トを積層し、焼結一体化したセラミック体内に収納する
ｔＩＩＩｊｉｉｌｉｉ形セラミツクツずツケージ等、ク
ラックや欠けが製品の１１頼性の面で重大欠陥となるい
かなるセラミックパッケージに対しても適用可能である
。
以下、本発明をガラス封止形セラミックツク゛ンケージ
の実施例に基づき詳細に説明する。
の実施例に基づき詳細に説明する。
ｖＡｓ図において、１１はセラミックから成るパッケー
ジ基に、１２は同じくセラミックから成る蓋体でおる。
ジ基に、１２は同じくセラミックから成る蓋体でおる。
前記パッケージ基体１１と蓋体１２間−こは、半導体素
子が収納されるとともに該平導体素子管外部回路と接続
するための外部リード端子１３が配置さねており、パッ
ケージ基体１１と蓋体１２は封止用ガラス１５により内
部が気密となるように接合されている。
子が収納されるとともに該平導体素子管外部回路と接続
するための外部リード端子１３が配置さねており、パッ
ケージ基体１１と蓋体１２は封止用ガラス１５により内
部が気密となるように接合されている。
前記パッケージ基体１１及び蓋体１２はそわぞれ第６図
（ム）書）に示すように、中央部に半導体素子が収納さ
れる凹部１４が形成さねており、更に凹部１４が形成さ
ｔ’＋ ｙ：面とは反対の面の角部に鋭角部１５を形成
するように略すり林状の凹部１６が設けである。
（ム）書）に示すように、中央部に半導体素子が収納さ
れる凹部１４が形成さねており、更に凹部１４が形成さ
ｔ’＋ ｙ：面とは反対の面の角部に鋭角部１５を形成
するように略すり林状の凹部１６が設けである。
この鋭角部１５を形成した基体１１及び蓋体１２から成
るセラミックパッケージ１こよればノ々ツケージ同志の
１１＋矢による衝撃力か印加され１こ場合、その衝撃力
は鋭角部】５を欠けさせるか、戚６１１ま鋭角部１５に
クラックを発生させることになり、その結果衝撃力はす
べて鋭角部１５に吸収され、半導体素子が収納される凹
部】４の方向への伝達が阻止される。こｔｌにより半導
体装置の信頼性低下１こつながるようなりラックや欠け
の発生力（有効に回避される。
るセラミックパッケージ１こよればノ々ツケージ同志の
１１＋矢による衝撃力か印加され１こ場合、その衝撃力
は鋭角部】５を欠けさせるか、戚６１１ま鋭角部１５に
クラックを発生させることになり、その結果衝撃力はす
べて鋭角部１５に吸収され、半導体素子が収納される凹
部】４の方向への伝達が阻止される。こｔｌにより半導
体装置の信頼性低下１こつながるようなりラックや欠け
の発生力（有効に回避される。
本発明のセラミックパッケージに用いるセラミック基体
や蓋体は、従来周知のプレス成形法により製作さね、第
６図に示すようなセラミック体又は蓋体に対Ｉ６した形
状を有するプレス型内ｉこセラミック粉体ｔｍ入させる
とともに一定圧力舎印加して成形し、次に得られた成形
品を一定温度Ｔ゛焼成することにより得られる。
や蓋体は、従来周知のプレス成形法により製作さね、第
６図に示すようなセラミック体又は蓋体に対Ｉ６した形
状を有するプレス型内ｉこセラミック粉体ｔｍ入させる
とともに一定圧力舎印加して成形し、次に得られた成形
品を一定温度Ｔ゛焼成することにより得られる。
尚、本発明は上記実施例に限定されるものではなく、＄
７図（Δ１． （Ｂｌに示すように、鋭角部１５を形成
するように断１ｉｏｖ形の凹部１７を設けることも可能
である。この場合も鋭角部］５の形成による作用は前述
した場合と同様であることは当業者には自明であろう。
７図（Δ１． （Ｂｌに示すように、鋭角部１５を形成
するように断１ｉｏｖ形の凹部１７を設けることも可能
である。この場合も鋭角部］５の形成による作用は前述
した場合と同様であることは当業者には自明であろう。
次にアルミナセラミックを使用したセラミックパッケー
ジにおいて、その基体及び蓋体を第６図及び第７図に示
す形状としたものの実験例にＮ・づき第３図、及び第４
図に示す従来例と比較しながら本発明の作用効果を説明
する。
ジにおいて、その基体及び蓋体を第６図及び第７図に示
す形状としたものの実験例にＮ・づき第３図、及び第４
図に示す従来例と比較しながら本発明の作用効果を説明
する。
実施例
アルミナ負セラミックから成るセラミックバッ本発明に
よりば゛上記実験結果からも判るようにセラミックパッ
ケージの表裏両面角部＆Ｃ錠角部を形成するように凹部
な設けたことにより、従来品に比し、パッケージ同志の
衡突による不Ｅ４率が６０％以上から３％物にまで大幅
に低銀することが１］能となる。かくして半導体装置と
してのイＪ頼性の低下が顕著に防止される。
よりば゛上記実験結果からも判るようにセラミックパッ
ケージの表裏両面角部＆Ｃ錠角部を形成するように凹部
な設けたことにより、従来品に比し、パッケージ同志の
衡突による不Ｅ４率が６０％以上から３％物にまで大幅
に低銀することが１］能となる。かくして半導体装置と
してのイＪ頼性の低下が顕著に防止される。
１３１図は従来のセラミックパッケージを示す斜視図、
１５２図は第１図の断面図、第３図及び第４図は他の従
来のセラミックパッケージに於ける基体及び蓋体のｌＩ
Ｔ曲図でと、す、第５図は本発明の一実施例を示すセラ
ミックパッケージの＠駅間、第６図（Δ）（Ｂ）は１ｉ
８５図に示すセラミックパッケージの基体及び蓋体の断
面図、第７図（Δ）（Ｈ）は本発明の他の冥施例に於け
る基体及び蓋体の１ＭＴ面図である。 ｌｌ：パッケージ基体、１２二蓋体、】５：鋭角部、１
６：すり林状凹部、１７：Ｖ形凹部特許出願人 京都セ
ラミック株式会社
１５２図は第１図の断面図、第３図及び第４図は他の従
来のセラミックパッケージに於ける基体及び蓋体のｌＩ
Ｔ曲図でと、す、第５図は本発明の一実施例を示すセラ
ミックパッケージの＠駅間、第６図（Δ）（Ｂ）は１ｉ
８５図に示すセラミックパッケージの基体及び蓋体の断
面図、第７図（Δ）（Ｈ）は本発明の他の冥施例に於け
る基体及び蓋体の１ＭＴ面図である。 ｌｌ：パッケージ基体、１２二蓋体、】５：鋭角部、１
６：すり林状凹部、１７：Ｖ形凹部特許出願人 京都セ
ラミック株式会社
Claims (1)
- （１）半Ｓ体菓子ｉ収納するセラミックパッケージの表
振両ｉｂ＋の角部１こ鋭角部管形成するように凹部を設
けたことを特許とするセラミックパッケージ。 ＋２１ 前記凹部が略すり鉢状である特Ｗ−ｆ請求の
範囲第１項記載のセラミックパッケージ。 （３１ｆｉｉｌ記四部が断面ν形である特許請求の範囲
第１項記載のセラミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57120118A JPS5910238A (ja) | 1982-07-09 | 1982-07-09 | セラミツクパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57120118A JPS5910238A (ja) | 1982-07-09 | 1982-07-09 | セラミツクパツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5910238A true JPS5910238A (ja) | 1984-01-19 |
Family
ID=14778398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57120118A Pending JPS5910238A (ja) | 1982-07-09 | 1982-07-09 | セラミツクパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910238A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6111100A (ja) * | 1984-06-27 | 1986-01-18 | 国吉 寿子 | 対流型無洗剤家庭用電気洗濯機 |
-
1982
- 1982-07-09 JP JP57120118A patent/JPS5910238A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6111100A (ja) * | 1984-06-27 | 1986-01-18 | 国吉 寿子 | 対流型無洗剤家庭用電気洗濯機 |
| JPH0536074B2 (ja) * | 1984-06-27 | 1993-05-28 | Kunyoshi Toshiko |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190148173A1 (en) | Resin encapsulating mold and method of manufacturing semiconductor device | |
| US4712127A (en) | High reliability metal and resin container for a semiconductor device | |
| JPS5910238A (ja) | セラミツクパツケ−ジ | |
| JPS62142341A (ja) | 半導体装置およびその製造方法 | |
| JP2004118511A (ja) | メモリカード及びその製造方法 | |
| JP2010177272A (ja) | 半導体装置及びその製造方法 | |
| US11211313B2 (en) | Lead frame array for carrying chips and LED package structure with multiple chips | |
| JPS5914651A (ja) | セラミツクパツケ−ジ | |
| KR100345164B1 (ko) | 스택 패키지 | |
| US20220157681A1 (en) | Integrated circuit package with v-shaped notch creepage structure | |
| JPS6154259B2 (ja) | ||
| JPH10189860A (ja) | 半導体パッケージ及びその実装用ソケット | |
| KR940002775Y1 (ko) | 반도체 장치용 리드 프레임 | |
| JPS63302543A (ja) | 半導体装置 | |
| JP2002026168A5 (ja) | ||
| JPS62252156A (ja) | 半導体装置 | |
| KR0164130B1 (ko) | 멀티다이 플라스틱 패키지 | |
| KR20010058357A (ko) | 소켓형 듀얼 칩 패키지 | |
| KR900010676Y1 (ko) | 풀 패캐이지 리드 프레임 | |
| KR940008336B1 (ko) | 반도체 패키지 | |
| JPH0318046A (ja) | 半導体装置 | |
| JPS607746A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| TW587002B (en) | Mold | |
| JPS61150255A (ja) | 半導体装置とその製造方法 | |
| JPH05190750A (ja) | 半導体装置 |