JPS5914651A - セラミツクパツケ−ジ - Google Patents

セラミツクパツケ−ジ

Info

Publication number
JPS5914651A
JPS5914651A JP57124760A JP12476082A JPS5914651A JP S5914651 A JPS5914651 A JP S5914651A JP 57124760 A JP57124760 A JP 57124760A JP 12476082 A JP12476082 A JP 12476082A JP S5914651 A JPS5914651 A JP S5914651A
Authority
JP
Japan
Prior art keywords
package
ceramic package
ceramic
corners
reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57124760A
Other languages
English (en)
Inventor
Toshio Tanaka
田中　利生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP57124760A priority Critical patent/JPS5914651A/ja
Publication of JPS5914651A publication Critical patent/JPS5914651A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子を収納するためのセラミックパッケ
ージの改良に関するものである。
従来、半導体素子、特に集積回路素子を収納するための
セラミックパッケージはｓ１図及びｓ２図に示すように
セラミックから成るパッケージ基体１と蓋体２及び半導
体素子と□外部回路とを電気的に接続するための外部リ
ード端子３により構成されておラー、その内部に半導体
素子４が収納され、ガラス、樹脂等の封止部材５により
気密封止されて半導体装置が製作される。
しかし乍ら、この従来のセラミックパッケージはセラミ
ックか副衝撃性に弱いことから、セラミックパッケージ
の組立工程、輸送工程及び半導体装置製作の自動ライン
化等において、パッケージ同志の衝突が不可避であり、
該パッケージの各面角部、特暴こ端面角部Ａ、Ｂ、Ｕ、
Ｄを中心として欠けやクラックが頻繁に発生１２、内部
に収納する半導体素子の気密が破れ、半導体装置として
の信頼性が著しく低下するどいった欠点を有していた。
そこでこの従来のセラミックパッケージに於ける欠けや
クラックの発生を防止するために第３図に示すようなセ
ラミックパッケージの端面を曲面状にしたもの、第４図
に示すようなセラミックパッケージの外周端面角部）に
段差を設け、且つ丸味のある二つの稜部を形成したもの
、あるいは図示していないが外周端面角部を面取り加工
したもの等、パッケージ端面に凸状部を形成したセラミ
ックパッケージが提案されている。
しかし乍ら、これらセラミックパッケージはパッケージ
同志の衝突による衝撃力が弱い場合には、凸゛状部によ
り該−一は分散弱小化され、クラックや欠けを有効に防
止し得るものの、半導体装置の大量生産に伴なう苛酷な
条件下即ち衝突が頻繁に起り、かつその衝撃力が大きい
場合には、依然としてパッケージにクラックや欠けが発
生し、半導体装置としての信頼性を低下させるという欠
点は解消され得ないものであった。
本発明者は上記従来の欠点の解消のために、第５図及び
ｊ８６図（Ａｌ（Ｂ）に示す表裏両面の角部に鋭角部１
５を形成するように凹部１６を設け、パッケージ同志の
衝突による衝撃力を半導体装置としての機能に支障を来
さない部位、即ち鋭角部１５に集中させるとともに該鋭
角部１５を故意に欠けさせたり、クラックを発生させた
りすることによって吸収し、半導体装置の信頼性低下に
つながるクラックや欠けの発生を有効に回避させたセラ
ミックパッケージを先に提案した。
しかし乍ら、このセラミックパッケージの側端面角部Ｅ
、Ｆ同志を故意に衝突させると、該角部が直角であるこ
と番こ起因して数％の頻度で角部に欠けやクラックが発
生ずることが実験上判明した。
そこで本発明は本発明者が先に提案したセラミックパッ
ケージにおいて側端面角部同志が衝突するという最も苛
酷な条件においても欠けやクラックか有効に回避される
セラミックパッケージを提供することをその目的とする
ものである。
本発明は半導体素子を収納するセラミックパッケージの
表裏両面の角部に鋭角部を形成するように凹部を設け、
且つ前記セラミックパッケージの端面を曲面状としたこ
とを特徴とするものである。
本発明は半導体素子を２枚の平板状のセラミック体間に
収納し、ガラスにて気密封止するガラス封止形セラミッ
クパッケージや半導体素子を複数枚のセラミック生シー
トを積層し、焼結一体化したセラミック体内に収納する
積揄形セラミックパッケージ等、クラックや欠けが製品
の信頼性の曲で重大欠陥となるいかなるセラミックパッ
ケージに対しても適用可能である。
以下、本発明を第７図乃至第９図に示すガラス封止形セ
ラミックパッケージの実施例に基づき詳細に説明する。
第７図において１１はセラミックから成るパッケージ基
体、１２は同じくセラミックから成る蓋体である。
前記パッケージ基体１１と蓋体１２間には、半導体素子
が収納されるとともに該半導体素子を外部回路と接続す
るための外部リード端子１３が配置されており、パッケ
ージ基体１１と量体１２は封止用ガラス１８により内部
が気密となるように接合されている。
前記パッケージ基体１１及び蓋体１２はそれぞれ第８図
（Ａ１．　（Ｂｌに示すように、中央部に半導体素子が
収納される凹部１４が形成されており、更に凹部１４か
形成された面とは反対の面の角部に鋭角部２５を形成す
るように略すり林状の四部２６が設けである。この鋭角
部２５はパッケージ基体１１及び蓋体１２に印加される
衝撃力を集中させて受けるとともに、該衝撃力を鋭角部
２５に欠けやクラックを発生させることによって吸収し
、衝撃力が半導体素子の収納される凹部１４の方向に伝
達されるのを阻止して、半導体装置の信頼性低下１こつ
ながるようなりラックや欠けの発生を有効に回避する作
用を成す。
また、前記パッケージ基体１１及び蓋体１２はその端面
Ｘ、Ｙが曲面状を成しており、側呻面角部１７はすべて
鈍角に形成されている（第９図（Ａ１、（Ｂ）参照）。
このパッケージ基体１１及び蓋体１２の端面Ｘ、Ｙを曲
面状としたことにより側端面角部１７同志の衝突による
衝撃力を分散緩和させ、側端面角部１７に発生するクラ
ックや欠けを有効に回避することができる。
前記パッケージ基体１１及び蓋体１２は従来周知のプレ
ス成形法により製作され、第８図及び第９図（ＡＬ　Ｔ
Ｂｌに示すようなパッケージ基体又は蓋体に対応した形
状を有するプレス型内にセラミック粉体を埋入させると
とも、に一定圧力を印加して成形し、次に得られた成形
品を一定温度で焼成することにより得られる。。
かくして、本発明のセラミックパッケージによれば半導
体装置を大量生産する際にセラミックパツケージ同志、
特に側端面角部同志が激しく衝突を繰り返すという最も
苛酷な条件においてもその衝撃力はセラミックパッケー
ジの端面か曲面状であるために緩和され、パッケージ表
裏両面の角部に形成した鋭角部を欠けさせたり、鋭角部
にクラックを発生さぜたりするだけに止まる。その結果
、衝撃力はすべて鋭角部に吸収され、半導体素子が収納
される部位方向に伝達されるのを阻止する。
これにより半導体装置の信頼性低下につながるようなり
ラックや欠けの発生か１％以下に押えられ、セラミック
パッケージの製造歩留りの向上に寄与でき、かつ半導体
装置としての信頼性の低下が顕著に防止される。
尚、・本発明は上記実施例に限定されるものではなく本
発明の要旨を逸脱しない範囲であれば種々の変更は可能
である。
【図面の簡単な説明】
第１図は従来のセラミックパッケージを示す斜視図、第
２図は第１図の断面図、第３図（Ａ１．　（Ｂｌ及びｆ
ｆｉ　４図（Ａ１．　（Ｂｌは他の従来のセラミックパ
ッケージに於ける基体及び蓋体の断面図、第５図は本発
明者が先に提案したセラミックパッケージの斜視図、第
６図四囲は第５図に示すセラミックパッケージの基体及
び蓋体の断面図、第７図は本発明の一実施例を示すセラ
ミックパッケージの斜視図、第８図（Ａ）（Ｂｌは第７
図に示すセラミックパッケージの基体及び蓋体の断面図
、第９図（Ａ１．　（Ｂｌは第７図に示す基体及び蓋体
の平面図である。 １１・・・パッケージ基体、１２・・・蓋体、２５・・
・鋭角部、２６・・・凹部、Ｘ、”Ｙ・・・曲面状端面
特許出願人　京都セラミック株式会社 第１図 第２図 ２２７ 手続補正書（方式） 昭和５７年ＩＯ月２８日 特許庁長官　若杉和夫　殿 １事件の表示 昭和５７年特許願第１２４７６０号 ２発明の名称 セラミックパッケージ ３補正をする者 昭和５７年１０月７日（発送日昭和５７年１０月２６日
）５補正の対象 ［明細書の図面の簡単な説明の欄］ ６禎正の内容 明細書箱７頁１９行目乃至２０行目に記載の「第３図（
Ａ）、（Ｂ）及び第４図（Ａ）、（Ｂ）Ｊを「第３図及
び第４図」に訂正する。

Claims (1)

    【特許請求の範囲】
  1. （υ　半導体素子を収納するセラミックパッケージの表
    裏両面の角部に鋭角部を形成するように四部を設け、且
    つ前記セラミックパッケージの端面を曲面状としたこと
    を特徴とするセラミ゛し゛クパッケージ。
JP57124760A 1982-07-16 1982-07-16 セラミツクパツケ−ジ Pending JPS5914651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57124760A JPS5914651A (ja) 1982-07-16 1982-07-16 セラミツクパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57124760A JPS5914651A (ja) 1982-07-16 1982-07-16 セラミツクパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS5914651A true JPS5914651A (ja) 1984-01-25

Family

ID=14893431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57124760A Pending JPS5914651A (ja) 1982-07-16 1982-07-16 セラミツクパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS5914651A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005069369A1 (de) * 2004-01-16 2005-07-28 Continental Teves Ag & Co. Ohg Integriertes bauelement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005069369A1 (de) * 2004-01-16 2005-07-28 Continental Teves Ag & Co. Ohg Integriertes bauelement

Similar Documents

Publication Publication Date Title
US5278446A (en) Reduced stress plastic package
JPS5914651A (ja) セラミツクパツケ−ジ
JP2855940B2 (ja) 半導体装置
JP2001177035A (ja) 半導体装置及び半導体装置の製造方法
EP0154757B1 (en) Cap for semiconductor device
JP2010177272A (ja) 半導体装置及びその製造方法
US5095360A (en) Ceramic chip-resistant chamfered integrated circuit package
KR102261288B1 (ko) 자동차 외장용 발광다이오드 패키지
JPS5910238A (ja) セラミツクパツケ−ジ
US4456641A (en) Ceramic substrate for semiconductor package
JPS6215844A (ja) 半導体リ−ドフレ−ム
JP2517104Y2 (ja) 半導体パッケージ用セラミック基板
JPH05343271A (ja) モールドチップ型固体電解コンデンサ
JPH073628Y2 (ja) 金属キャップ端子
JP6194804B2 (ja) モールドパッケージ
JP3159494B2 (ja) 半導体用メタルパッケージ
JP2569932Y2 (ja) 半導体パッケージ
JPS6154259B2 (ja)
JPS62197Y2 (ja)
KR960000147Y1 (ko) 세라믹패키지
JPH06104687A (ja) 弾性表面波装置
JPH11179439A (ja) プレス加工方法、それに用いる金型及び金属製部品
JPH054819B2 (ja)
JPH08204086A (ja) リードフレームおよびその製造方法ならびにそのリードフレームを用いた半導体装置
JP2581629Y2 (ja) セラミック基板