JP2517104Y2 - 半導体パッケージ用セラミック基板 - Google Patents
半導体パッケージ用セラミック基板Info
- Publication number
- JP2517104Y2 JP2517104Y2 JP1991051379U JP5137991U JP2517104Y2 JP 2517104 Y2 JP2517104 Y2 JP 2517104Y2 JP 1991051379 U JP1991051379 U JP 1991051379U JP 5137991 U JP5137991 U JP 5137991U JP 2517104 Y2 JP2517104 Y2 JP 2517104Y2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- semiconductor package
- substrate
- rounding
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
Description
【０００１】
【産業上の利用分野】本考案は半導体素子の外皮として
用いられるセラミック基板に関し、より詳しくは外周エ
ッジにクラック発生を抑制し得るように改善された半導
体パッケージ用セラミック基板に関する。
用いられるセラミック基板に関し、より詳しくは外周エ
ッジにクラック発生を抑制し得るように改善された半導
体パッケージ用セラミック基板に関する。
【０００２】
【従来の技術】セラミック基板は絶縁性と耐摩耗性、化
学的反応性、硬度及び断熱性の面において非常に優れた
特性を有しているため、半導体素子を保護するための外
皮素材として用いられている。
学的反応性、硬度及び断熱性の面において非常に優れた
特性を有しているため、半導体素子を保護するための外
皮素材として用いられている。
【０００３】半導体素子の外皮として用いられるセラミ
ック基板は、通常、厚さ1〜3mm程度の薄い板状にプレス
成形された後、焼結により所望の硬度を有する製品で造
られているが、セラミック本来の物性は広く知られてい
るように非常に高い硬度を備えている代わりに、衝撃を
受けると破損し易い短所も有している。
ック基板は、通常、厚さ1〜3mm程度の薄い板状にプレス
成形された後、焼結により所望の硬度を有する製品で造
られているが、セラミック本来の物性は広く知られてい
るように非常に高い硬度を備えている代わりに、衝撃を
受けると破損し易い短所も有している。
【０００４】かかるセラミック固有の物性により、セラ
ミック基板も組立工程及び／または工程間の運搬過程に
おける隣接するセラミック基板と衝突するとき受ける外
部衝撃によりクラックやワレがしばしば発生するという
事実はよく知られており、この場合のクラックやワレは
セラミック基板の四つの角及び外周エッジの角張った部
分から集中的に発生している。
ミック基板も組立工程及び／または工程間の運搬過程に
おける隣接するセラミック基板と衝突するとき受ける外
部衝撃によりクラックやワレがしばしば発生するという
事実はよく知られており、この場合のクラックやワレは
セラミック基板の四つの角及び外周エッジの角張った部
分から集中的に発生している。
【０００５】セラミック基板の四つの角部分から発生す
るクラックの頻度は該当四つの角をラウンディング処理
してその部分に外部衝撃が加わっても荷重が一点で集中
されないようにすることにより、これを顕著に低下させ
ることができる。
るクラックの頻度は該当四つの角をラウンディング処理
してその部分に外部衝撃が加わっても荷重が一点で集中
されないようにすることにより、これを顕著に低下させ
ることができる。
【０００６】しかし、この場合においてもクラックの発
生が完全になくなるものではない。
生が完全になくなるものではない。
【０００７】このような問題点を解決するため、提案さ
れた日本国特許公告公報昭和５７−５００６２号にはパ
ッケージのエッジ部分に二つのラウンディングされた稜
部を形成させたパッケージ形状を開示している。
れた日本国特許公告公報昭和５７−５００６２号にはパ
ッケージのエッジ部分に二つのラウンディングされた稜
部を形成させたパッケージ形状を開示している。
【０００８】
【考案が解決しようとする課題】しかしながら、かかる
形状のセラミックパッケージにおいてラウンディングさ
れた二つの稜部4、8もその表面が平坦ではない湾曲面と
なり、この湾曲面は実際において最大半径約0.06mmを有
する極小なものであるため、実質的な外部衝撃に対して
依然として荷重が一点で集中するようになる脆弱部とな
るおそれがある。
形状のセラミックパッケージにおいてラウンディングさ
れた二つの稜部4、8もその表面が平坦ではない湾曲面と
なり、この湾曲面は実際において最大半径約0.06mmを有
する極小なものであるため、実質的な外部衝撃に対して
依然として荷重が一点で集中するようになる脆弱部とな
るおそれがある。
【０００９】従って、本考案の目的はセラミック基板の
外周エッジを平坦面に改善して外部衝撃に対する脆弱部
の面積を積極的に減少させることにより外周エッジでの
クラック発生を抑制することができる半導体パッケージ
用セラミック基板を提供することである。
外周エッジを平坦面に改善して外部衝撃に対する脆弱部
の面積を積極的に減少させることにより外周エッジでの
クラック発生を抑制することができる半導体パッケージ
用セラミック基板を提供することである。
【００１０】
【課題を解決するための手段】前記目的を具現するため
本考案はセラミックを薄い板形態でモールディング成形
し、焼結して設けられる基板ボディーを含む半導体パッ
ケージ用セラミック基板であって、前記基板ボディーの
外周エッジに第1傾斜面が形成され、上面及び側面に隣
接して各々二つのラウンディング面が形成され、前記第
1傾斜面と各々のラウンディング面との間に二つの第2傾
斜面が形成された形状で構成されることを特徴とする。
本考案はセラミックを薄い板形態でモールディング成形
し、焼結して設けられる基板ボディーを含む半導体パッ
ケージ用セラミック基板であって、前記基板ボディーの
外周エッジに第1傾斜面が形成され、上面及び側面に隣
接して各々二つのラウンディング面が形成され、前記第
1傾斜面と各々のラウンディング面との間に二つの第2傾
斜面が形成された形状で構成されることを特徴とする。
【００１１】本考案において、第1傾斜面の好ましい傾
斜角度は30゜〜75゜の範囲である。
斜角度は30゜〜75゜の範囲である。
【００１２】さらに、第1傾斜面とラウンディング面と
の間の第2傾斜面の傾斜角も各々20゜〜40゜の範囲とし
たとき最も外部衝撃によく耐えるもので示した。
の間の第2傾斜面の傾斜角も各々20゜〜40゜の範囲とし
たとき最も外部衝撃によく耐えるもので示した。
【００１３】
【実施例】以下、本考案の好ましい実施例を添付図面に
基づいて詳細に説明する。
基づいて詳細に説明する。
【００１４】図1は本考案によるセラミック基板の例を
示す側面図である。
示す側面図である。
【００１５】基板ボディー2は外周エッジに第1傾斜面10
が形成され、第1傾斜面10と上面12及び側面14の間には
第2傾斜面24、26が形成され、第2傾斜面24、26と上面12
及び側面14の境界部には角張った部分16、18が設けられ
る。
が形成され、第1傾斜面10と上面12及び側面14の間には
第2傾斜面24、26が形成され、第2傾斜面24、26と上面12
及び側面14の境界部には角張った部分16、18が設けられ
る。
【００１６】前記第1傾斜面10は基板ボディー2の上面12
に対し、所定の傾斜角αをなすようになる。
に対し、所定の傾斜角αをなすようになる。
【００１７】傾斜角αは30゜〜75゜の範囲としたとき外
部衝撃に最もよく耐えるようになり、75゜以上では第1
傾斜面の面積が比較的狭くて外部衝撃の分散が不十分で
クラックがたまに発生し、逆に、又30゜未満では傾斜面
の面積は広くとることができるが、パッケージのワレ、
カケなどの不良が発生し易くなり、これ以後のパッケー
ジ工程において半導体素子をパッケージするとき気密性
を保持し難くなる。
部衝撃に最もよく耐えるようになり、75゜以上では第1
傾斜面の面積が比較的狭くて外部衝撃の分散が不十分で
クラックがたまに発生し、逆に、又30゜未満では傾斜面
の面積は広くとることができるが、パッケージのワレ、
カケなどの不良が発生し易くなり、これ以後のパッケー
ジ工程において半導体素子をパッケージするとき気密性
を保持し難くなる。
【００１８】基板ボディー2の上面12と第2傾斜面24、そ
して側面14と第2傾斜面26の間に形成される角張った部
分16、18は研磨されてラウンディング処理される。
して側面14と第2傾斜面26の間に形成される角張った部
分16、18は研磨されてラウンディング処理される。
【００１９】図2は前記の角張った部分16、18を研磨し
てラウンディング面20、22に変形させた状態を示す部分
拡大図である。
てラウンディング面20、22に変形させた状態を示す部分
拡大図である。
【００２０】基板ボディー2の規格により差があり得る
が、概してラウンディング面20、22に研磨処理された基
板ボディー2の上面12から水平に延長された直線と第1傾
斜面10の下端から水平に延長される直線との間の長さL1
は0.08〜0.3mmの範囲となり、第1傾斜面10の下端から基
板ボディー2の側面14までの直線長さL2は0.025〜0.13mm
で制限することが好ましい。
が、概してラウンディング面20、22に研磨処理された基
板ボディー2の上面12から水平に延長された直線と第1傾
斜面10の下端から水平に延長される直線との間の長さL1
は0.08〜0.3mmの範囲となり、第1傾斜面10の下端から基
板ボディー2の側面14までの直線長さL2は0.025〜0.13mm
で制限することが好ましい。
【００２１】前記L1が0.08mm未満である場合、従来製品
（図3）と同様な形態となって衝撃が一点に集中され、
0.3mmを越える場合はパッケージの側面14で衝撃力が集
中されて基板ボディー2が破損され易くなる。
（図3）と同様な形態となって衝撃が一点に集中され、
0.3mmを越える場合はパッケージの側面14で衝撃力が集
中されて基板ボディー2が破損され易くなる。
【００２２】さらに、L2は0.025mm未満ではプレスによ
る成形状態がよくないようになり所期の目的を達成する
ことができないし、また、0.13mmより大とした場合には
実質的な稜を形成するようになって外部衝撃の分散効果
を半減させるという問題が生じる。
る成形状態がよくないようになり所期の目的を達成する
ことができないし、また、0.13mmより大とした場合には
実質的な稜を形成するようになって外部衝撃の分散効果
を半減させるという問題が生じる。
【００２３】この場合に第2傾斜面24、26はラウンディ
ング面20、22と第1傾斜面10との間とに位置し、第2傾斜
面24、26は図1に示すように垂直及び水平面に対し所定
の傾斜角βをなす。傾斜角βは20〜40゜としたとき外部
衝撃に最もよく耐え、20゜未満である場合にはプレスに
よる成形が困難であり、40゜を超える場合には側面14に
衝撃力が集中される現象をもたらすようになる。
ング面20、22と第1傾斜面10との間とに位置し、第2傾斜
面24、26は図1に示すように垂直及び水平面に対し所定
の傾斜角βをなす。傾斜角βは20〜40゜としたとき外部
衝撃に最もよく耐え、20゜未満である場合にはプレスに
よる成形が困難であり、40゜を超える場合には側面14に
衝撃力が集中される現象をもたらすようになる。
【００２４】特に、直線長さL2からラウンディング面2
0、22の半径が非常に極小な寸法となることがわかり、
従って、ラウンディング面20、22は殆ど第1傾斜面10と
対等の面をなしながら、各々上面12及び側面14につなが
る境界をまるく湾曲させる効果を有するようになる。
0、22の半径が非常に極小な寸法となることがわかり、
従って、ラウンディング面20、22は殆ど第1傾斜面10と
対等の面をなしながら、各々上面12及び側面14につなが
る境界をまるく湾曲させる効果を有するようになる。
【００２５】従って、本考案に関連されたセラミック基
板はその外周エッジに殆ど完璧な傾斜面を有するように
なり、この傾斜面は組立工程あるいは工程間の運搬過程
における隣接するセラミック基板同士の該当外周エッジ
が衝突する機会を減少するとともに衝突しても外部の衝
撃を効果的に分散させてクラックが発生しないようにな
るものである。
板はその外周エッジに殆ど完璧な傾斜面を有するように
なり、この傾斜面は組立工程あるいは工程間の運搬過程
における隣接するセラミック基板同士の該当外周エッジ
が衝突する機会を減少するとともに衝突しても外部の衝
撃を効果的に分散させてクラックが発生しないようにな
るものである。
【００２６】前述した本考案のセラミック基板と図３に
示すセラミック基板を無作為に１００個づつ選定して通
常の半導体収納用チューブに入れて両端を密封させた
後、前記のチューブを時計及び反時計方向に１６±１回
／分の速度で１０回、２０回、４０回の順に揺動させて
セラミック基板のクラック発生の存否を肉眼で検査した
結果は次の通りである。
示すセラミック基板を無作為に１００個づつ選定して通
常の半導体収納用チューブに入れて両端を密封させた
後、前記のチューブを時計及び反時計方向に１６±１回
／分の速度で１０回、２０回、４０回の順に揺動させて
セラミック基板のクラック発生の存否を肉眼で検査した
結果は次の通りである。
【００２７】
【表１】
【００２８】
【考案の効果】以上のように本考案は従来のセラミック
基板よりもクラックの発生が最もよく抑制される形態と
なるものであるため、製品のクラックやワレの発生不良
を顕著に低めることができる利点を有している。
基板よりもクラックの発生が最もよく抑制される形態と
なるものであるため、製品のクラックやワレの発生不良
を顕著に低めることができる利点を有している。
【図１】本考案に関連されたセラミック基板の側面図で
あって、研磨前の外周エッジの形態を示す。
あって、研磨前の外周エッジの形態を示す。
【図２】図1の外周エッジが研磨処理された形態を示す
一部拡大図である。
一部拡大図である。
【図３】外周エッジに二つのラウンディングされた稜部
が形成された従来の技術のセラミック基板を示す側面図
である。
が形成された従来の技術のセラミック基板を示す側面図
である。
2 基板ボディー 10 第1傾斜面 12 上面 14 側面 20、22 ラウンディング面 24、26 第2傾斜面
Claims (6)
- 【請求項１】セラミックを薄い板形態でモールディング
成形し、焼結して設けられる基板ボディーを含む半導体
パッケージ用セラミック基板において、前記基板ボディ
ー２の上面１２と各側面１４との間に第１傾斜面１０が
形成され、上面１２及び側面１４に隣接して各々第１ラ
ウンディング面２０及び第２ラウンディング面２２が形
成され、前記第１傾斜面１０と第１ラウンディング面２
０及び第２ラウンディング面２２との間に第２傾斜面２
４、２６が形成されることを特徴とする半導体パッケー
ジ用セラミック基板。 - 【請求項２】第１傾斜面と上面間の傾斜角が３０°〜７
５°であることを特徴とする請求項１記載の半導体パッ
ケージ用セラミック基板。 - 【請求項３】二つの第２傾斜面の中、上部の面と側面間
の傾斜角が２０°〜４０°であることを特徴とする請求
項１又は２記載の半導体パッケージ用セラミック基板。 - 【請求項４】二つの第２傾斜面の中、下部の面と上面間
の傾斜角が２０°〜４０°であることを特徴とする請求
項１〜３の一に記載の半導体パッケージ用セラミック基
板。 - 【請求項５】基板ボディーの上面から水平に延長された
直線と第１傾斜面の下端から水平に延長される直線間の
長さＬ１が０．０８〜０．３ｍｍであることを特徴とす
る請求項１〜４の一に記載の半導体パッケージ用セラミ
ック基板。 - 【請求項６】第１傾斜面の下端から基板ボディーの側面
までの直線Ｌ２の長さが０．０２５〜０．１３ｍｍであ
ることを特徴とする請求項１記載の半導体パッケージ用
セラミック基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR900008146 | 1990-06-09 | ||
| KR1990U8146 | 1990-06-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0744051U JPH0744051U (ja) | 1995-10-24 |
| JP2517104Y2 true JP2517104Y2 (ja) | 1996-11-13 |
Family
ID=19299740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991051379U Expired - Lifetime JP2517104Y2 (ja) | 1990-06-09 | 1991-06-10 | 半導体パッケージ用セラミック基板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2517104Y2 (ja) |
| KR (1) | KR920005813A (ja) |
-
1991
- 1991-06-04 KR KR1019910009231A patent/KR920005813A/ko not_active Application Discontinuation
- 1991-06-10 JP JP1991051379U patent/JP2517104Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005813A (ko) | 1992-04-03 |
| JPH0744051U (ja) | 1995-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1752390A1 (en) | Packaging material and method of transporting honeycomb structured body | |
| JP2517104Y2 (ja) | 半導体パッケージ用セラミック基板 | |
| US4277528A (en) | Ceramic substrate | |
| JP2595469B2 (ja) | 補強リブ付き容器 | |
| US4456641A (en) | Ceramic substrate for semiconductor package | |
| US4816896A (en) | Compliant standoff for semiconductor packages | |
| JP2569932Y2 (ja) | 半導体パッケージ | |
| US5095360A (en) | Ceramic chip-resistant chamfered integrated circuit package | |
| JP2565303Y2 (ja) | 半導体パッケージ用セラミック基板 | |
| JPH1022160A (ja) | ワイヤボンディング用セラミック電子部品 | |
| JPH076111U (ja) | プラスチックボトル | |
| JP2002002695A (ja) | 基板収納トレイ及びこれを用いた基板梱包体 | |
| KR960000145Y1 (ko) | 세라믹 팩키지 | |
| JPH0118246Y2 (ja) | ||
| US4472333A (en) | Ceramic substrate for semiconductor package and method of manufacture | |
| JPH0413740Y2 (ja) | ||
| JPH054819B2 (ja) | ||
| JP3325483B2 (ja) | サーマルヘッド用グレーズ基板の製造方法 | |
| JPH0815192B2 (ja) | 半導体装置 | |
| JPS6224639A (ja) | ウエハチヤツク | |
| CN218351409U (zh) | 一种半导体结构 | |
| JPS5914651A (ja) | セラミツクパツケ−ジ | |
| JP3847210B2 (ja) | 分割溝を有するセラミックス基板とその製造方法 | |
| JPH0731549Y2 (ja) | 半導体パッケージ用セラミック基板 | |
| JPH05129501A (ja) | Ｉｃ用パツケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960514 |