KR900010676Y1 - 풀 패캐이지 리드 프레임 - Google Patents
풀 패캐이지 리드 프레임 Download PDFInfo
- Publication number
- KR900010676Y1 KR900010676Y1 KR2019880006155U KR880006155U KR900010676Y1 KR 900010676 Y1 KR900010676 Y1 KR 900010676Y1 KR 2019880006155 U KR2019880006155 U KR 2019880006155U KR 880006155 U KR880006155 U KR 880006155U KR 900010676 Y1 KR900010676 Y1 KR 900010676Y1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- heat sink
- chip
- stress
- package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
내용 없음.
Description
제1도는 종래 리드 프레임의 정면도.
제2도의 a 및 b도는 제1도 리드 프레임이 내부에 들어간 풀 패캐이지의 단면도.
제3도는 제2도 풀 패캐이지 내부의 리드 프레임에 발생되는 힘 STRESS의 파형도.
제4도는 본 고안 리드 프레임의 정면도.
제5a도 및 b도는 본 고안 리드 프레임이 내부에 들어간 풀 패캐이지의 단면도.
제6도는 본 고안 풀 패캐이지 내부의 리드 프레임에 발생되는 힘 STRESS의 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 리드 프레임 11 : 방열판
12 : 활성영역 13 : 중심 바아
20 : 칩 30 : 컴파운드
본 고안은 반도체의 패캐이지에 관한 것으로, 특히 패캐이지의 리드 프레임과 컴파운드간의 선팽창 계수에 의해 발생된 스트레스(STRESS)가 리드 프레임의 활성영역(ACTIVE AREA)으로 전달되는 것을 차단하기 위해 열적 스트레스 차단용 홀(HOLE)을 만든 풀 패캐이지 리드 프레임에 관한 것이다.
일반적으로 리드 프레임의 방열판이 컴파운드 패캐이지 내부에 들어가는 풀 패캐이지는 몰딩 컴파운드가 액체상태에서 고체상태로 응고시 각 물질 고유의 물리적 특성에 의한 수축 작용이 발생되어 패캐이지 내부의 리드 프레임에는 컴파운드와 리드 프레임간의 선팽창 계수의 차이에 의한 스트레스가 발생되었으며, 이로 인한 방열판에 받는 압력은 칩이 접착되는 위치에 직접 전달되어 칩의 깨짐을 유발시킴으로써 제품으로서의 원하고자하는 전기적 특성이 만족되지 못하는 경우가 발생되었다. 이를 첨부된 도면에 의하여 설명하면 다음과 같다.
처부된 도면 제1도는 종래 리드 프레임(10)의 정면도로써 방열판(11)과 활성영역(12) 및 중심 바아(13)로 구성되어 있으며, 제2a, b도는 리드 프레임이 내부에 들어간 풀 패캐이지의 단면도로써, 리드 프레임(10)의 활성영역(12) 상측에 칩(20)이 접착되며 외측에 컴파운드(30)가 충전되어 있다.
이와 같이 구성된 종래의 풀 패캐이지는 리드 프레임(10)과 컴파운드(30)간의 선팽창 계수에 의해 리드 프레임(10)이 아래로 받는 스트레스는 증가하게 되며, 특히 방열판(11)의 지역 "A"보다 활성영역(12)의 지역 "B"컴파운드(30)량이 많아 지역 "B"의 수축이 가장 심하게 발생되고, 열적 스트레스가 패캐이지 내부에서 제일 면적이 큰 방열판(11)부분에서 대부분 발생하게 되어 칩(20)이 접착되는 위치에서 가장 큰 휨 작용이 나타나게 된다.
이때 지역 "B"에 칩(20)과 리드 프레임(10)의 접착에 두께가 얇은 공용 다이 접착(EUTECTIC DIE ATTACH)방식을 사용하였다면 접착제가 휨 스트레스의 완충 작용을 할 수 없어 더욱더 심하게 영향을 받게된다. 따라서, 제3도에 도시한 그라프와 같이 리드프레임(10)의 방열판(11)에서 발생된 스트레스는 방열판(11)과 리드 프레임(10)의 목부분에서 최대가 되어 스트레스의 최고치와 칩(20)의 접착위치가 겹치므로 칩(20)의 균열이 발생하게 된다.
본 고안은 이와 같은 문제점을 감안하여 칩이 접착된 리드 프레임의 접착지역에 스트레스가 전달되는 것을 차단하기 위하여 리드 프레임의 방열판에 홈을 형성한 것으로, 이를 상세히 설명하면 다음과 같다.
첨부된 도면 제4도는 본 고안 리드 프레임의 정면도로써 너취 홀(14)이 형성된 방열판(11)과 활성영역(12) 및 중심 바아(13)로 구분 구성되어 있으며, 제5a, b도는 본 고안 리드프레임(10)이 내부에 들어간 풀 패캐이지의 단면도이고, 제6도는 본 고안 리드 프레임이 내부에 들어간 풀 패캐이지의 각부가 받는 열적 스트레스 파형도이다.
이상에서와 같은 구조로 된 본 고안은 방열판(11)의 칩(20)이 접착되는 지역 "B"와 칩(20) 접착 앞단의 지역 "A"사이에 너취 홀(14)을 형성함으로써, 방열판(11)이 동일 폭을 갖고 있더라도 홀(14)을 만들어준 선상의 기계적 강도가 방열판(11)에서 제일 약하며 스트레스 발생시 미세한 밴딩작용으로 인한 스트레스를 완충시켜줄 수 있으며, 방열판(11)에서 발생된 스트레스가 칩(20)이 접착된 활성영역(12)의 지역 "B"로 전달되는 것을 스트레스의 최대치와 활성영역(12)의 위치를 서로 이격시킴으로써 리드 프레임(10)과 컴파운드(30)간의 선팽창 계수의 불일치로 발생되는 열적 스트레스를 최소화시켜 칩(20)이 스트레스에 의해 금감을 방지할 수 있는 것이다.
이상에서와 같이 본 고안 방열판에 홈을 형성한 리드프레임은 방열판이 컴파운드 패캐이지 내부로 들어가는 모든 팩에 사용하여 패캐이지 내부에서 발생되는 열적 스트레스를 최소화 시킬 수 있으며, 리드 프레임과 컴파운드간의 긴밀성 증대는 물론 리드 프레임과 컴파운드간의 계면사이로 침투하기 쉬운 수분성분이 칩 쪽으로 흐름을 차단시켜 줄 수 있는 것이다.
Claims (1)
- 방열판(11) 및 활성영역(12)과 중심 바아(13)로 구성된 리드 프레임(10)에 있어서, 방열판(11)의 칩이 접착되는 지역 "B"와 칩(20) 접착 앞단의 지역 "A"사이에 열적 스트레스 차단용 너취홀(14)을 형성함을 특징으로 한 풀 패캐이지의 리드 프레임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880006155U KR900010676Y1 (ko) | 1988-04-29 | 1988-04-29 | 풀 패캐이지 리드 프레임 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880006155U KR900010676Y1 (ko) | 1988-04-29 | 1988-04-29 | 풀 패캐이지 리드 프레임 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890021829U KR890021829U (ko) | 1989-11-03 |
| KR900010676Y1 true KR900010676Y1 (ko) | 1990-11-26 |
Family
ID=19274664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880006155U KR900010676Y1 (ko) | 1988-04-29 | 1988-04-29 | 풀 패캐이지 리드 프레임 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900010676Y1 (ko) |
-
1988
- 1988-04-29 KR KR2019880006155U patent/KR900010676Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890021829U (ko) | 1989-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4884124A (en) | Resin-encapsulated semiconductor device | |
| US5304842A (en) | Dissimilar adhesive die attach for semiconductor devices | |
| WO2006050439A3 (en) | Multichip semiconductor package | |
| US4712127A (en) | High reliability metal and resin container for a semiconductor device | |
| KR970024070A (ko) | 수지봉지형 반도체장치(resin sealing type semiconductor device) | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| KR0148080B1 (ko) | 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법 | |
| KR900010676Y1 (ko) | 풀 패캐이지 리드 프레임 | |
| JPS63179557A (ja) | 半導体装置用リ−ドフレ−ム | |
| KR950021455A (ko) | 수지 봉지형 반도체 장치 | |
| KR100454774B1 (ko) | 반도체장치 | |
| KR970077602A (ko) | 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지 | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| KR910001949A (ko) | 무플래그 리드프레임, 피키지 및 방법 | |
| JPH01319971A (ja) | 半導体装置 | |
| KR970013137A (ko) | 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법 | |
| KR930007174Y1 (ko) | 리드 프레임 | |
| KR970013255A (ko) | 요홈이 형성된 리드프레임 패드 및 그를 이용한 칩 패키지 | |
| JPH0778918A (ja) | 半導体装置 | |
| KR970063706A (ko) | 반도체 리드프레임 및 패키지 방법 | |
| JPH0476504B2 (ko) | ||
| KR950000204B1 (ko) | 리이드 프레임 및 그것을 사용한 반도체 장치 | |
| JPH0220047A (ja) | 樹脂封止型半導体装置 | |
| KR870000753A (ko) | 수지봉합형 반도체장치 | |
| KR970053740A (ko) | 개선된 다이패드를 갖는 리드프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20021007 Year of fee payment: 13 |
|
| EXPY | Expiration of term |