JPS59100654A - 信号の伝送方法 - Google Patents

信号の伝送方法

Info

Publication number
JPS59100654A
JPS59100654A JP21029482A JP21029482A JPS59100654A JP S59100654 A JPS59100654 A JP S59100654A JP 21029482 A JP21029482 A JP 21029482A JP 21029482 A JP21029482 A JP 21029482A JP S59100654 A JPS59100654 A JP S59100654A
Authority
JP
Japan
Prior art keywords
sequencer
program
memory area
area
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21029482A
Other languages
English (en)
Inventor
Kazuhiko Mitsuo
満尾 一彦
Mamoru Hatakawa
幡川 守
Yasuhisa Masuo
増尾 泰央
Tatsuo Kondo
達夫 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP21029482A priority Critical patent/JPS59100654A/ja
Publication of JPS59100654A publication Critical patent/JPS59100654A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Programmable Controllers (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、リング状に接続された複数の分散制御を行々
うシーケンサの相互間で信号を送受信するようにした信
号の伝送方法に関する。
このような伝送方法では、成るシーケンサが変更される
べきストア領域にストアされているプログラムを実行し
ているとき、そのストア領域に他のシーケンサから伝送
されてきたプログラムが書込まれてしまうと、誤動作が
生じることになる。
したがって本発明の目的は、誤動作を生じることなくプ
ログラムなどの情報を成るシーケンサへ他のシーケンサ
から伝送する方法を提供することである。
第1図は、本発明の一実施例の全体の系統図である。複
数のシーケンサA、B、Cd、入カインタフエイス1a
、lb、lcと出力インクフェイス2a、2b、2cに
よって光ファイバla、1b、lcを介して、リング状
に接続される。各シーケンサA、B、Cには、マイクロ
スイッチなどの検出素子およびモータなどの制御稼動さ
れるべき設備が接続されており、設備の分散制御が行な
われる。
第2図は、シーケンサAに備えられているメモリのメモ
リマツプを示す。リードオンメモリ(略称ROM)のシ
ステム用プログラムのメモリ領域3には、シーケンサA
がシーケンサとして働くだめの制御用プログラムがスト
アされる。ランダムアクセスメモリ(略称RAM)には
、システム用プログラムのメモリ領域4と、シーケンス
プログラムのメモリ領域5と、特殊フラグのメモリ領域
6と、入出力データのメモリ領域7と、伝送用プログラ
ムのメモリ領域8とが設けられる。メモリ領域4け、メ
モリ領域5にストアされているシステム用プログラムの
実行の際に用いられる。メモIJ領域5のシーケンスプ
ログラムは、シーケンス動作を具体的に行うためのプロ
グラムであシ、操作者によってシーケンスへの用途に応
じて組込まれる。メモリ領域6の特殊フラグは1本発明
に従う後述の伝送制御フラグを含む。メモリ領域7に一
時的にストアされる人出データは、シーケンサA、B、
Cに送受信されるデータである。残余のシーケンサB、
Cもまた同様なメモリマツプを有する。
第3図は、特殊フラグがストアされる領域6の具体的な
メモリマツプの構成を示す。メモリ領域6のうち、メモ
リ領域9には、伝送制御フラグがストアされる。この伝
送制御フラグのうち、シーケンサA、B、Cに備えられ
ているメモリ領域5へのプログラムの書込みが可能であ
るか否かのフラグEl、E2.・・・、Enは、メモリ
領域10にストアされ、る。各フラグEl、E2.・・
・+EnはシーケンサA、B、Cに個別的に対応し、た
とえば論理「1」は書込み可能を表わし、論理「0」は
不可能を表わす。メモリ領域11には、シーケンサA、
B、Cへのプログラムの書込みが終了したか否かを表わ
すフラグWl、W2.・・・、Wnがストアされる。フ
ラグWl、W2.・・・、Wnは、各シーケンサA、B
、Cに個別的に対応し、たとえば論理rlJけ書込みが
終了してプログラムが変更されたことを表わし、論理「
0」は変更中であって未だ終了していないことを表わす
第4図は、各シーケンサA、B、Cの全体の動作を説明
するためのフローチャートである。ステップs1からス
テップs2に移り、メモリ領域7にデータを入力し、ス
テップs3ではそのメモリ領域7からデータを転送して
伝送する。ステップs4では入出力されたデータに基づ
いてシーケンスプログラムを実行する。ステップs3.
s4間のステップs5では本発明に従う伝送動作が行な
われる。
第5図〜第8図を参照して、シーケンサAからシーケン
サBへ情報を伝送してシーケンサBのメ゛モリ領域5に
ストアされているシーケンスプログラムの一部または全
部を変更して書込む伝送動作を説明する。第5図はシー
ケンサAの動作を説明するためのフローチャートであり
、第6図はシーケンサAのシーケンスプログラムを示す
。シーケンサAでは、操作者はシーケンスBに伝送して
書込むべき伝送用プログラムをメモリ領域8に書き込ん
でおく。ステップn1からステップn2に移シ、フラグ
E2を検出してシーケンサBに書込みが可能か、すなわ
ちシーケンサBのシーケンスプログラムの変更が可能か
を判断する。フラグE2が論理「1」であって変更が可
能であれば、表示灯YOが点灯し、ステップn3に移り
、伝送用プログラムをシーケンサBに転送して伝送し、
シーケンサBのシーケンスプログラムを変更する。ステ
ップn4においてシーケンサBへのシーケンスプログラ
ムの変更が終了したときには、リレー接点xOを導通し
てステップn5で7ラグW2を論理「1」とし、変更が
終了していなければ、リレー接点XOは遮断したtまで
あり、ステップn6でフラグW2は論理rOJである。
第7図はシーケンサBの動作を説明するためのフローチ
ャートであシ、第8図はそのシーケンスプログラムを示
す。シーケンサBでは、ステップm1からステップm2
に移ル、シーケンスプログラムの変更が可能な状態であ
るかが判断され、そうであればリレー接点ROを導通し
てステップm3でフラグE2を論理rlJとする。変更
ができないときにはリレー接点ROは遮断しておシ、ス
テップm4においてフラグE2は論理「0」とする。ス
テップm5では前述のステップn5.n6におけるフラ
グE2が論理「1」であるか、すなわちシーケンスプロ
グラムの変更が終了したかが判断され、そうであれば、
この一連の動作を終了して第4図のステップs4に移る
。フラグE2が論理rlJであることは、表示灯Y5の
点灯によって表示される。
第9図は、メモリ領域8における変更すべきシーケンス
プログラムのストア状態を示す図である。
100番台のアドレスはシーケンサAに、また200番
台のアドレスはシーケンサBにそれぞれ対応している。
たとえばアドレス領域ADIアドレス100がストアさ
れ、そのアドレス100に対応する領域COIには、シ
ーケンサAの変更すべきシーケンスプログラムの命令S
T  Xがストアされる。同様にアドレス254のアド
レス領域AD2に対応する領域CO2には、シーケンサ
Bの変更すべきシーケンスプログラムの命令AN  Y
がストアされる。シーケンサAからシーケンサBには、
この領域CO2にストアされている命令が変更されて書
込まれ、シーケンサBにおいてその命令が実行されるこ
とになる。
以上のように本発明によれば、フラグを検出することに
よってシーケンスプログラムなどの情報が伝送されるの
で、シーケンサが誤動作を生じることはない。
【図面の簡単な説明】
第1図は本発明の一実施例の全体の系統図、第2図はシ
ーケンサAのメモリマツプを示す図、第3図は領域6の
具体的なメモリマツプの構成を示す図、第4図は各シー
ケンサA、B、Cの全体の動作を説明するためのフロー
チャート、第5図はシーケンサAの動作を説明するため
のフローチャー)、第6CutシーケンサAのシーケン
スプログラムを示す図、第7図はシーケンサBの動作を
説明するためのフローチャート、第8図はシーケンサB
のシーケンスプログラムを示す図、第9図はメモリ領域
8における変更すべきシーケンスプログラムのストア状
態を示す図である。 A、B、C−・・シーケンサ、1 a、  1 b、 
 1 c=−人力インタフェイス、2a、2b、2c・
・・出力インタフエイス、3〜11・・・メモリ領域代
理人   弁理士 西教圭一部 第3図 第4図 第6図 第8図 第9図 手続補正書 1、事件の表示 特願昭57−210294 2、発明の名称 信号の伝送方法 3、補正をする者 事件との関係   出願人 住所 名称 (58:()  松下電工株式会社代表者 4、代理人 住所 大阪市西区西本町1丁目13番38号 新興産ビ
、。 国際FAX GI[[&GII (06)538−02
476、補正の対象 明細書の発明の詳細な説明の欄および図面7、補正の内
容 i11明細書第3頁第8行目において「メモリ領域5」
とあるを、「メモリ@駿3」に訂正する。 (2)明細書第5頁第8行目において「実行する。 ステップs8Jとあるヲ、「実行する。ステップS6は
その実行結果を出力する。ステップs8Jと訂正する。 (3)明細書第7頁第5行目〜第16行目におAで「第
9図は、・・・ストアされる。」とあるを、下記のとお
り訂正する。 記 第9図は、シーケンサAからシーケンサBにプログラム
全転送する場合のシーケンサA側のジ−ケンサブミグラ
ムのストア状態ヲ示す図である。 この例では、シーケンサBの100番地KSTXsを2
54番地にAN  Y116を転送する場合を示す。 (4)図面の第4図および第9図を別紙のとおり訂正す
る。 (5)明細書第7頁第17行目において、「この領域C
02」とあるを1コマンド」に訂正する。 以  上 第4図 第9!

Claims (1)

  1. 【特許請求の範囲】 リング状に接続された複数のシーケンサの相互間で信号
    を送受信するようにした信号の伝送方法において。 成るシーケンサに備えられているメモリへの書込みが可
    能であるか否かを表わすフラグを他のシーケンサで検出
    して前記他のシーケンサに備えられているメモリにスト
    アしておき、前記他のシーケンサにおけるフラグが前記
    成るシーケンサへの書込み可能を表わすとき前記他のシ
    ーケンサから前記成るシーケンサへ書込まれるべき情報
    を伝送することを特徴とする信号の伝送方法。
JP21029482A 1982-11-30 1982-11-30 信号の伝送方法 Pending JPS59100654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21029482A JPS59100654A (ja) 1982-11-30 1982-11-30 信号の伝送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21029482A JPS59100654A (ja) 1982-11-30 1982-11-30 信号の伝送方法

Publications (1)

Publication Number Publication Date
JPS59100654A true JPS59100654A (ja) 1984-06-09

Family

ID=16587011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21029482A Pending JPS59100654A (ja) 1982-11-30 1982-11-30 信号の伝送方法

Country Status (1)

Country Link
JP (1) JPS59100654A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0329592A (ja) * 1989-06-27 1991-02-07 Fuji Electric Co Ltd プラント監視システムのオンラインによる監視内容設定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0329592A (ja) * 1989-06-27 1991-02-07 Fuji Electric Co Ltd プラント監視システムのオンラインによる監視内容設定方法

Similar Documents

Publication Publication Date Title
EP0159699A2 (en) A data processor executing microprograms according to a plurality of system architectures
JPS59100654A (ja) 信号の伝送方法
JPS6140608A (ja) ロボツト等の制御装置
US20210165637A1 (en) Programming assistance device, programming assistance method, and computer-readable recording medium
JPS6247759A (ja) 自動回線トレ−ス処理方式
JPH01155452A (ja) データ処理システムの接続確認方式
JPS58121459A (ja) 電子計算機のサ−ビスプロセツサ
JPS60134940A (ja) 情報処理装置のレジスタ選択方式
JPH05119827A (ja) 産業用ロボツトの作業プログラム選択方法
JP2506591B2 (ja) 補助処理装置
JPS6394303A (ja) 演算制御システム
JPS6279539A (ja) プログラムデバツグ装置
JPH0778730B2 (ja) 情報処理装置
JPS63155328A (ja) 情報処理装置
JP2000267883A (ja) トレーサメモリ制御装置
JPH01233641A (ja) メモリ診断方式
JPH0193823A (ja) パーソナルコンピュータのrom制御方式
JPS58181345A (ja) 通信装置
JPS5723155A (en) Program tracing system
JPS6074076A (ja) プロセツサ共通化方式
JPS5911597A (ja) 記憶装置
JPS63307529A (ja) 演算処理ユニット間の通信制御方式
JPS5824948A (ja) オペランドのアドレス指定方法
JPS58123145A (ja) 状態履歴記憶装置
JPS58172752A (ja) マイクロプログラム制御装置