JPS5895429A - デジタル位相保持ル−プ回路 - Google Patents
デジタル位相保持ル−プ回路Info
- Publication number
- JPS5895429A JPS5895429A JP56193787A JP19378781A JPS5895429A JP S5895429 A JPS5895429 A JP S5895429A JP 56193787 A JP56193787 A JP 56193787A JP 19378781 A JP19378781 A JP 19378781A JP S5895429 A JPS5895429 A JP S5895429A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- circuit
- terminal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はグラフィックディスプレイのビデオ信号出力な
どのような高速デジタルデータ信号列を受傷し再生する
友めのクロック信号発生用位相保持ループ回路（ＰＬＬ
）に関するものである。
どのような高速デジタルデータ信号列を受傷し再生する
友めのクロック信号発生用位相保持ループ回路（ＰＬＬ
）に関するものである。
従来の位相保持ループ（ＰＬ Ｌ ）ｉｊ第１図に示す
工うに％データラッチ１０位相検出器２．ローパスフィ
ルタ３．直流増巾器４．Ｗ圧劃帆側振器５エリ構成され
る。
工うに％データラッチ１０位相検出器２．ローパスフィ
ルタ３．直流増巾器４．Ｗ圧劃帆側振器５エリ構成され
る。
この様な回路に於いてはローパスフィルタ３゜直流増巾
器４お工び発振器５がアナログ回路であり、アナログ値
を扱わなければならないので、集積化、回路の簡略化、
信頼性等に不利となる。
器４お工び発振器５がアナログ回路であり、アナログ値
を扱わなければならないので、集積化、回路の簡略化、
信頼性等に不利となる。
本発明の目的ｉｌｔ、上記の工うな従来の回路の欠点を
除去し、全てデジタル回路１ｒ用いてデジタル位相保持
ループ回路を実現することにある。
除去し、全てデジタル回路１ｒ用いてデジタル位相保持
ループ回路を実現することにある。
以下図面に従って本発明の詳細な説明をする。
第２図は本発明による回路例である。
符耕１０で示されるものはデータラッチ（ロ）路であり
、データ入力端子ｌＯαが接続さｎて匹る。このデータ
ラッチ回路ｌＯの出力１０６は位相検出器１１に入力さ
れ、データ゛入力端子ｌＯαの信号が位相検出器１１の
他の入力端子に入力されている。この位相検出１１１０
出力１１Ｇはアップダウンカウンタ１２に入力すれ、こ
のアップダウンカウンタ１２からの出力は発振分周回路
加に入力されている。
、データ入力端子ｌＯαが接続さｎて匹る。このデータ
ラッチ回路ｌＯの出力１０６は位相検出器１１に入力さ
れ、データ゛入力端子ｌＯαの信号が位相検出器１１の
他の入力端子に入力されている。この位相検出１１１０
出力１１Ｇはアップダウンカウンタ１２に入力すれ、こ
のアップダウンカウンタ１２からの出力は発振分周回路
加に入力されている。
さらに、この発振分周回路２０け発振器１３ 、分周回
Ｅ１４．セレクタ１７０分局回路１５．セレクタ１８゜
・・・分周回路１６．セレクタ１９とから構成され、こ
ノ最終ｆｊのセレクタ１９の出力１９αけデータラッチ
回路１（＋のクロック入力端子１０ ｃに入力されてい
る。
Ｅ１４．セレクタ１７０分局回路１５．セレクタ１８゜
・・・分周回路１６．セレクタ１９とから構成され、こ
ノ最終ｆｊのセレクタ１９の出力１９αけデータラッチ
回路１（＋のクロック入力端子１０ ｃに入力されてい
る。
さらに１前記アツプダウンカウンタ１２の出力１２Ｃ、
ｔ２ｄ、 １２ｂは発振分周回路加の各セレクタ１７、
１８ 、１９の選択端子１７ ａ 、 １８α、１９α
に各々入力されている。
ｔ２ｄ、 １２ｂは発振分周回路加の各セレクタ１７、
１８ 、１９の選択端子１７ ａ 、 １８α、１９α
に各々入力されている。
以上の工うに構成された、デジタル位相保持ループを作
動させる場合にやいて説明する。
動させる場合にやいて説明する。
第２図に於いて端子１（１（Ｌに高速デジタルデータ信
号列、端子ＨＩ Ｃにこのデータ列をラッチできる位相
保持されたクロック信号ｔ；与えられ、端子１０ｂに再
生されたデータ信号列が出力される。位相検出器１１は
端子ｌＯαと端子１（＋ ６の位相差を検出するもので
、位相が進んでいるか遅れているかを端子１１ ａに出
力する。位相が進んでいる時、アップダウンカウンタ１
２はダウンカウンタとして動１作し。
号列、端子ＨＩ Ｃにこのデータ列をラッチできる位相
保持されたクロック信号ｔ；与えられ、端子１０ｂに再
生されたデータ信号列が出力される。位相検出器１１は
端子ｌＯαと端子１（＋ ６の位相差を検出するもので
、位相が進んでいるか遅れているかを端子１１ ａに出
力する。位相が進んでいる時、アップダウンカウンタ１
２はダウンカウンタとして動１作し。
遅れている＠けアップカウンタとして動作する。
端子１２ ａに位相保持に必要な遅いクロックが与えら
れ、端子１２ ｅにカウンタの最下位ピッ）（Ｌ８Ｂ）
、端子１２ ｂ Ｋ最上位ビット（ＭＳＢ）が出力する
。
れ、端子１２ ｅにカウンタの最下位ピッ）（Ｌ８Ｂ）
、端子１２ ｂ Ｋ最上位ビット（ＭＳＢ）が出力する
。
発振器１３ＶＸ（データラッチ回路１００位相保持〃ロ
ック）×２の周波数を発生しくｎは分周器１４ 。
ック）×２の周波数を発生しくｎは分周器１４ 。
１５、・・・１６の段数）、分局器１４に出力する。分
局器１４α位相が１８０度ずれた正相お工び逆相の２つ
の信号を端子１４ｃＬ、１４６に出力する。位相セレク
タ１７は、端子１２６の出力が真の時％端子１４ｂの逆
相クロックを選択し、偽の時、端子１４αの正相クロッ
クを選択する。以下同様にアップダウンカウンタの出力
により正相又は逆相の分局クロックを選択することに工
り、最終位相セレクタ１９の端子１９αにクロック位相
が１の分局精度で得られｎ る。
局器１４α位相が１８０度ずれた正相お工び逆相の２つ
の信号を端子１４ｃＬ、１４６に出力する。位相セレク
タ１７は、端子１２６の出力が真の時％端子１４ｂの逆
相クロックを選択し、偽の時、端子１４αの正相クロッ
クを選択する。以下同様にアップダウンカウンタの出力
により正相又は逆相の分局クロックを選択することに工
り、最終位相セレクタ１９の端子１９αにクロック位相
が１の分局精度で得られｎ る。
端子１９ ａのクロック出力音データラッチ回路１０の
クロックとして用いることに工り位相保持ループが形成
さｆｌ、、端子１０ ｂ Ｋ位相保持クロックに同期し
た再生データが得られる。
クロックとして用いることに工り位相保持ループが形成
さｆｌ、、端子１０ ｂ Ｋ位相保持クロックに同期し
た再生データが得られる。
以上のように本発明においては、全てデジタル回路１上
り成り立って論るので、アナログ回路の持つ不安定性が
無いこと、フィルタ回路の抵抗、コンテンサが不必要と
なること、集積回路化が容易となること渣どの効果′ｆ
有し、金工Ｃ化された電子機器の回路処理に大いに貢献
できる。
り成り立って論るので、アナログ回路の持つ不安定性が
無いこと、フィルタ回路の抵抗、コンテンサが不必要と
なること、集積回路化が容易となること渣どの効果′ｆ
有し、金工Ｃ化された電子機器の回路処理に大いに貢献
できる。
第１図は従来例を示す回路ブロック図、第２図は本発明
の≠流側を示す回路ブロック図である。 １、ｌＯ・・データラツチｈ路（Ｄ形７リツプフｏ ｙ
７ ） ２ 、１１−・位相検出ロジック ３・・
０− ハＺ フィルタ ４−・直流増巾器 ５・・電圧
ｌｌ１１？ｍ発撮器 １２・・アップダウンカウンタ１
３−−水晶発振器 １４ 、１５ 、１６− ”十分周
器１７ 、１８ 、１９−・データセレクタ 加・・発
振分局器。 以 上
の≠流側を示す回路ブロック図である。 １、ｌＯ・・データラツチｈ路（Ｄ形７リツプフｏ ｙ
７ ） ２ 、１１−・位相検出ロジック ３・・
０− ハＺ フィルタ ４−・直流増巾器 ５・・電圧
ｌｌ１１？ｍ発撮器 １２・・アップダウンカウンタ１
３−−水晶発振器 １４ 、１５ 、１６− ”十分周
器１７ 、１８ 、１９−・データセレクタ 加・・発
振分局器。 以 上
Claims (1)
- データ入力されるデータラッチ回路の出力を入力するた
めの位相検出器と、この位相検出器の出力を入力するた
めのアップダウンカウンタと、このアップダウンカウン
タに接続された発振分周回路と、この発振分周回路のク
ロ・ンク出力を前記データラッチ（ロ）路に入力させる
ための手段とを備え前記各Ｉｌ路がデジタル回路で構成
されると共に、データラッチ回路に入力される前記クロ
ック出力に工り位相保持される工うにしたことを特徴と
するデジタル位相保持ループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56193787A JPS5895429A (ja) | 1981-12-01 | 1981-12-01 | デジタル位相保持ル−プ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56193787A JPS5895429A (ja) | 1981-12-01 | 1981-12-01 | デジタル位相保持ル−プ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895429A true JPS5895429A (ja) | 1983-06-07 |
Family
ID=16313783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56193787A Pending JPS5895429A (ja) | 1981-12-01 | 1981-12-01 | デジタル位相保持ル−プ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895429A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130630A (ja) * | 1982-01-29 | 1983-08-04 | Sansui Electric Co | Ｐｌｌ回路 |
| JPS61191121A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 発振装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53126250A (en) * | 1977-04-11 | 1978-11-04 | Nec Corp | Digital phase synchronous system |
| JPS5687939A (en) * | 1979-12-20 | 1981-07-17 | Fujitsu Ltd | Phase synchronizing circuit |
-
1981
- 1981-12-01 JP JP56193787A patent/JPS5895429A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53126250A (en) * | 1977-04-11 | 1978-11-04 | Nec Corp | Digital phase synchronous system |
| JPS5687939A (en) * | 1979-12-20 | 1981-07-17 | Fujitsu Ltd | Phase synchronizing circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130630A (ja) * | 1982-01-29 | 1983-08-04 | Sansui Electric Co | Ｐｌｌ回路 |
| JPS61191121A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 発振装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107848A (en) | Phase synchronisation | |
| JP3066690B2 (ja) | 位相同期発振回路 | |
| US6204732B1 (en) | Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units | |
| JP4679872B2 (ja) | クロック発生装置 | |
| JPH0789615B2 (ja) | 周波数シンセサイザ−回路 | |
| JP3866959B2 (ja) | 周波数差検知装置および周波数差検知方法 | |
| JPS5895429A (ja) | デジタル位相保持ル−プ回路 | |
| US20120099671A1 (en) | Digital-intensive signal processor | |
| JPH08149000A (ja) | Ｐｌｌ回路 | |
| JPH05252151A (ja) | コーデック | |
| JP2580833B2 (ja) | 周波数変換回路 | |
| JPH0744450B2 (ja) | 位相同期回路 | |
| JPH01144818A (ja) | 数値制御形発振回路 | |
| SU1103356A1 (ru) | Система частотно-фазовой синхронизации | |
| JP2577933B2 (ja) | フェーズ・ロックド・ループ | |
| JPS6193794A (ja) | 色信号処理装置 | |
| JP2536959Y2 (ja) | 基準クロック信号生成装置 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JP2508443B2 (ja) | サンプリングレ−ト変換回路のクロック同期回路 | |
| DK163623B (da) | Variabel referencefrekvensgenerator styret af digitale data | |
| JPS63260247A (ja) | 変調器 | |
| JPH10126256A (ja) | クロック発生回路 | |
| JPH02250431A (ja) | Ｐｌｌ回路 | |
| JPS62278852A (ja) | 位相同期フイルタ | |
| JPH0446439A (ja) | ループフイルタ回路 |