JPS5894251A - 情報伝送方式 - Google Patents
情報伝送方式Info
- Publication number
- JPS5894251A JPS5894251A JP19258881A JP19258881A JPS5894251A JP S5894251 A JPS5894251 A JP S5894251A JP 19258881 A JP19258881 A JP 19258881A JP 19258881 A JP19258881 A JP 19258881A JP S5894251 A JPS5894251 A JP S5894251A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frame
- signal
- information
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は（５４ｘｎ−α）キロビット／秒の情報を６４
キロビット／秒（以下ｋ ｂ ／ ｓと略称する）の伝
送網に適合させ伝送する情報伝送方式に関する。
キロビット／秒（以下ｋ ｂ ／ ｓと略称する）の伝
送網に適合させ伝送する情報伝送方式に関する。
ｅ） 技術の背景及び従来技術と間組点伝送路網はアナ
ログ網からディジタル網へと着々と置きかわりつつあり
将来はこのディジタル網を有効に利用して電話のみなら
ず多様な複合サービスが各加入者に提供されるであろう
と予想されている。例えばファクミリ端末、静止画温床
、タブレットやこれらと音声を組合せた端末又現在は予
想も出来ないような多機能な端末等その稙類ははかり知
れない。このような端末に入力される情報の速度は現在
のものはほとんど６４ｋｂ／ａ以下であるが、今後端末
の高慎能化、多憎能化してくればくるほど、そこに要求
される情報速度が高くなるのは明らかである。ところで
現在導入されつつあるディジタル網は電話を基本とした
６４ｋｂ／＄網である。即ち６４ｋｂ／ｓの情報を単位
として交換及び伝送が行なわれる。従って６４ｋｂ／ｇ
以上の速度の情報例えば３８４ｋｂ／１１の情報を扱お
うとすると３８４ｋｂ／５−６４ｋｂ／ｓｘ６であるか
ら６つの６４ ｋ ｂ ／ ｓの情報のかたまりとみな
して網にアクセスすることになる。ところが網ではこの
６つを別々のバスを経由して受信側に伝えるのが一般的
であり受信側ではこれらを単に合成しただけではパスの
違いによる各情報の遅廷差により３８４ ｋ ｂ ／
ａの情報として正しく復元出来ない。
ログ網からディジタル網へと着々と置きかわりつつあり
将来はこのディジタル網を有効に利用して電話のみなら
ず多様な複合サービスが各加入者に提供されるであろう
と予想されている。例えばファクミリ端末、静止画温床
、タブレットやこれらと音声を組合せた端末又現在は予
想も出来ないような多機能な端末等その稙類ははかり知
れない。このような端末に入力される情報の速度は現在
のものはほとんど６４ｋｂ／ａ以下であるが、今後端末
の高慎能化、多憎能化してくればくるほど、そこに要求
される情報速度が高くなるのは明らかである。ところで
現在導入されつつあるディジタル網は電話を基本とした
６４ｋｂ／＄網である。即ち６４ｋｂ／ｓの情報を単位
として交換及び伝送が行なわれる。従って６４ｋｂ／ｇ
以上の速度の情報例えば３８４ｋｂ／１１の情報を扱お
うとすると３８４ｋｂ／５−６４ｋｂ／ｓｘ６であるか
ら６つの６４ ｋ ｂ ／ ｓの情報のかたまりとみな
して網にアクセスすることになる。ところが網ではこの
６つを別々のバスを経由して受信側に伝えるのが一般的
であり受信側ではこれらを単に合成しただけではパスの
違いによる各情報の遅廷差により３８４ ｋ ｂ ／
ａの情報として正しく復元出来ない。
（３） 発明の目的
本発明の目的は（６４ｘｎ−α）キロビット／秒の情報
を６４キロビット／秒の伝送網にて伝送可能な情報伝送
方式の提供にある。
を６４キロビット／秒の伝送網にて伝送可能な情報伝送
方式の提供にある。
（４）発明の構成
本発明は上記の目的を達成するために６４キロビット／
秒の網を使用し、（６４×ｎ−α）キロビット／秒の情
報を伝送する場合、該情報をｎ本Ｉこ分離し、そのおの
おのにα／ｎキロピクト７秒のフレームパルスを付加し
、ｎ本の６４キロビット／秒の信号として該６４キロビ
ット／秒の網ζこ送出し、受信側では該ｎ本の６４キロ
ビット／秒の入力信号のフレームパルスを、それぞれの
フレーム同期回路により検出し、受信回路に共通な該フ
レームパルスと等しい速さの基準位相パルスと上記フレ
ームパルスの位相差を遅延位相差検出回路により検出す
る一力該入力信号をタッグ付遅延回路に入力し、このタ
ップ出力をセレクタに入力し、前記位相差を用いてｎ本
の６４キロビット／秒の信号のフレーム位相が揃うよう
に該セレクタにて選択し、これらを各速度変換回路によ
り（６４−α −）キロビット／秒の信号として多重化装置に入力し該
多重化装置により（５４Ｘｎ−α）キロビット／秒の情
報を得ることを特徴とする情報伝送方式である。
秒の網を使用し、（６４×ｎ−α）キロビット／秒の情
報を伝送する場合、該情報をｎ本Ｉこ分離し、そのおの
おのにα／ｎキロピクト７秒のフレームパルスを付加し
、ｎ本の６４キロビット／秒の信号として該６４キロビ
ット／秒の網ζこ送出し、受信側では該ｎ本の６４キロ
ビット／秒の入力信号のフレームパルスを、それぞれの
フレーム同期回路により検出し、受信回路に共通な該フ
レームパルスと等しい速さの基準位相パルスと上記フレ
ームパルスの位相差を遅延位相差検出回路により検出す
る一力該入力信号をタッグ付遅延回路に入力し、このタ
ップ出力をセレクタに入力し、前記位相差を用いてｎ本
の６４キロビット／秒の信号のフレーム位相が揃うよう
に該セレクタにて選択し、これらを各速度変換回路によ
り（６４−α −）キロビット／秒の信号として多重化装置に入力し該
多重化装置により（５４Ｘｎ−α）キロビット／秒の情
報を得ることを特徴とする情報伝送方式である。
（５） 発明の実施例
以下本発明の１実施例につき図に従って説明する。
第１図は本発明の実施例の情報伝送システムのブロック
図で（８）は送信ＩＩＩ ＠は受信側を示し、第２図は
第１図の遅延位相検出回路５の具体的回路図である。
図で（８）は送信ＩＩＩ ＠は受信側を示し、第２図は
第１図の遅延位相検出回路５の具体的回路図である。
図中１は多重分離回路、２−１〜２ｎｂ８は多ｌ化回路
、３はフレームパターン発生器、４はフレーム同期回路
、５は遅延位相検出回路、６はシフトレジスタ、７はセ
レクタ、９は基準位相パルス党生器、１０−１〜１０−
ｎは受信回路、１′〜口′は伝送路、１１はバイナリカ
ウンタ、１２はラッチ回路、１３は速度変換回路である
。
、３はフレームパターン発生器、４はフレーム同期回路
、５は遅延位相検出回路、６はシフトレジスタ、７はセ
レクタ、９は基準位相パルス党生器、１０−１〜１０−
ｎは受信回路、１′〜口′は伝送路、１１はバイナリカ
ウンタ、１２はラッチ回路、１３は速度変換回路である
。
第１図囚に示す送信側では（０４ｘｎ−α）ｋｂ／ｓα
の＋′Ｐｉ報を多重分離回路ＩＩこてｎ本の（６４−−
）ｋｂ／ｓの信号に分触し、各信相にフレームパターし ン発生器３よりのα／ｎｋｂ／ｓのフレームパター５を
多重化回路２−１〜２−ｎｉごて多重化し６４ｋｂ／３
の信号として伝送路１′〜ｎ′に送出する。第１図（ロ
）に示す受信側では伝送路１′〜ｎ′よりのｎ本の各５
４ｋｂ／ｓの１６号Ｑ）’（ｔ／ｎ ｋｂ／ｓのフレー
ムパルスをフレーム同期回路４にて検出し、このパルス
と基準位相パルス発生器９よりのα／ｎｋｂ／ｓの基準
位相のパルスとを遅延位相差検出回路５により比較し遅
延位相差を検出する。−万各６４ｋｂ／ｓの入力信号を
シフトレジスタ６に入力し、シフトレジスタ６の各タッ
プよりの出力をセレクタ７１こ入力しておき、前記遅延
位相差に応じたシフトレジスタ６のタップよりの信号を
取り出し各入力信号の位相を揃え速度変換回路１３にて
フレームパルスを除くと共に（６４−α／ｎ）ｋｂ／Ｓ
の速度に変換して多重化回路８に入力する。このフレー
ム位相が揃ったｎ本の（６４−α／ｎ）ｋｂ／３の速度
の受信回路１０−１〜１０−ｎよりの信号を多重化回路
８にて多重化すれば送信した（５４ｘｎ−α）ｋｂ／ｓ
の情報を再生出来る。同遅延位相検出回路５の具体的回
路構成は第２図の如くにすれば実現出来る。バイナリカ
ウンタ１１はα／ｎ ｋｂ／ｓの基準位相パルスを基
準として繰返ニス例へばＯ〜９の１０進カウンタ優こな
っているとする。これはシフトレジスタ６のタッグ０〜
９の数と合せである。今α／ｎｋｂ／ｓのフレームパル
スの位相が例えば７て合致したとするとラッチ回路１２
は７をラッチして、４ビツトの負号としこれをセレクタ
７（こ送りシフトレジスタ６のタップ７よりの信号を取
出すようにする。又シフトレジスタ６σ）タッグの番号
はフレームパルスの位相が基準位相パルスより遅れてい
る程シフトレジスタ６のＭ号入力端のタップよりの信号
を取出すようになっている。タップ付遅延回路は本実施
例ではシフトレジスタ６で実現している。
）ｋｂ／ｓの信号に分触し、各信相にフレームパターし ン発生器３よりのα／ｎｋｂ／ｓのフレームパター５を
多重化回路２−１〜２−ｎｉごて多重化し６４ｋｂ／３
の信号として伝送路１′〜ｎ′に送出する。第１図（ロ
）に示す受信側では伝送路１′〜ｎ′よりのｎ本の各５
４ｋｂ／ｓの１６号Ｑ）’（ｔ／ｎ ｋｂ／ｓのフレー
ムパルスをフレーム同期回路４にて検出し、このパルス
と基準位相パルス発生器９よりのα／ｎｋｂ／ｓの基準
位相のパルスとを遅延位相差検出回路５により比較し遅
延位相差を検出する。−万各６４ｋｂ／ｓの入力信号を
シフトレジスタ６に入力し、シフトレジスタ６の各タッ
プよりの出力をセレクタ７１こ入力しておき、前記遅延
位相差に応じたシフトレジスタ６のタップよりの信号を
取り出し各入力信号の位相を揃え速度変換回路１３にて
フレームパルスを除くと共に（６４−α／ｎ）ｋｂ／Ｓ
の速度に変換して多重化回路８に入力する。このフレー
ム位相が揃ったｎ本の（６４−α／ｎ）ｋｂ／３の速度
の受信回路１０−１〜１０−ｎよりの信号を多重化回路
８にて多重化すれば送信した（５４ｘｎ−α）ｋｂ／ｓ
の情報を再生出来る。同遅延位相検出回路５の具体的回
路構成は第２図の如くにすれば実現出来る。バイナリカ
ウンタ１１はα／ｎ ｋｂ／ｓの基準位相パルスを基
準として繰返ニス例へばＯ〜９の１０進カウンタ優こな
っているとする。これはシフトレジスタ６のタッグ０〜
９の数と合せである。今α／ｎｋｂ／ｓのフレームパル
スの位相が例えば７て合致したとするとラッチ回路１２
は７をラッチして、４ビツトの負号としこれをセレクタ
７（こ送りシフトレジスタ６のタップ７よりの信号を取
出すようにする。又シフトレジスタ６σ）タッグの番号
はフレームパルスの位相が基準位相パルスより遅れてい
る程シフトレジスタ６のＭ号入力端のタップよりの信号
を取出すようになっている。タップ付遅延回路は本実施
例ではシフトレジスタ６で実現している。
（６）発明の効果
以上詐細に説明した如く本発明によれは（６４ｘｎ−α
）ｋｂ／５Ｏ）Ｊ′＊％を６４に＋）／ｓの伝送網／コ
て伏込’ｒ＝ｆ能となる効果がある。
）ｋｂ／５Ｏ）Ｊ′＊％を６４に＋）／ｓの伝送網／コ
て伏込’ｒ＝ｆ能となる効果がある。
第１図は本発明の実施例の外報伝送システムのブロック
図で囚は送信側■は受信側を示し、第２図は第１図の遅
延位相検出回路５の具体的回路図である。 図中１は多重分離回路、２−１〜２−ｎ、８は多重化回
路、３はフレームパターン発生器、４はフレーム同期回
路、５は遅延位相差検出回路、６はシフトレジスタ、７
はセレクタ、９は基準位相パルス発生器、１０−１〜１
０−ｎは受信回路、１１はバイナリカウンタ、１２はラ
ッチ回路、１３は速度変換回路、１′〜ｎ′は伝送路で
ある。
図で囚は送信側■は受信側を示し、第２図は第１図の遅
延位相検出回路５の具体的回路図である。 図中１は多重分離回路、２−１〜２−ｎ、８は多重化回
路、３はフレームパターン発生器、４はフレーム同期回
路、５は遅延位相差検出回路、６はシフトレジスタ、７
はセレクタ、９は基準位相パルス発生器、１０−１〜１
０−ｎは受信回路、１１はバイナリカウンタ、１２はラ
ッチ回路、１３は速度変換回路、１′〜ｎ′は伝送路で
ある。
Claims (1)
- ６４キロビット／秒の網を使用し、（６４Ｘｎ−α）キ
ロビット／秒の情報を伝送する場合、該情報をｎ本に分
離し、そのおのおのにα／ｎキロビット／秒のフレーム
パルスを付加し、ｎ本の６４キロビット／秒のイＢ＋′
ｆとして該６４キロビット／秒の網に送出し、受信側で
は該ｎ本の６４キロビット／秒の入力係号のフレームパ
ルスを、それぞれのフレームＩ［ｊＪ期回路により検出
し、受イ目回路に共通な該フレームパルスと告しい速さ
の基準位相パルスと上記フレームパルスの位相差を遅延
位相差検出回路により検出する一方該人力信号をメツプ
付Ｍｍ回路に入力し、このタップ出力をセレクタに入力
し、ｉｉＪ記位相位相差いてｎ本の６４キロビット／秒
の０５号のフレーム位相が揃うように該セリ（６４−と
）キロビット／秒の信号として多電化装置に入力し該多
重化装置により（６４ｘｎ−μ）キロビット／秒の情報
を得ることを特徴とする情報伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19258881A JPS5894251A (ja) | 1981-11-30 | 1981-11-30 | 情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19258881A JPS5894251A (ja) | 1981-11-30 | 1981-11-30 | 情報伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5894251A true JPS5894251A (ja) | 1983-06-04 |
Family
ID=16293771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19258881A Pending JPS5894251A (ja) | 1981-11-30 | 1981-11-30 | 情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282722B2 (en) | 2002-09-11 | 2007-10-16 | Hitachi High-Technologies Corporation | Charged particle beam apparatus and charged particle beam irradiation method |
| US7672329B2 (en) | 2005-10-13 | 2010-03-02 | Fujitsu Limited | Method and apparatus for multiplexing and demultiplexing data, and computer product |
-
1981
- 1981-11-30 JP JP19258881A patent/JPS5894251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282722B2 (en) | 2002-09-11 | 2007-10-16 | Hitachi High-Technologies Corporation | Charged particle beam apparatus and charged particle beam irradiation method |
| US7672329B2 (en) | 2005-10-13 | 2010-03-02 | Fujitsu Limited | Method and apparatus for multiplexing and demultiplexing data, and computer product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW416188B (en) | Time division multiplexing expansion subsystem | |
| JPS58153434A (ja) | 多重変換方式 | |
| NO304918B1 (no) | Signalprosessor for basisbÕnd | |
| US4131763A (en) | Bit switching of word synchronized data | |
| JP3131863B2 (ja) | データ速度変換装置 | |
| JPS5894251A (ja) | 情報伝送方式 | |
| EP0843434A2 (en) | Line interface circuit for wideband transmission | |
| US4467469A (en) | Circuitry for recovery of data from certain bit positions of a T1 span | |
| KR0138862B1 (ko) | 다자간 음성 및 영상회의를 위한 선택적 음성 합성모듈의 구현장치 | |
| JP2689508B2 (ja) | デイジタル保護継電システムの多重情報伝送処理装置 | |
| JPS59178034A (ja) | デ−タ伝送方式 | |
| JP2790175B2 (ja) | 速度整合方式 | |
| JP3109317B2 (ja) | フレーム振り分け多重化装置 | |
| JP2707990B2 (ja) | ディジタル信号伝送方法及びそれに用いる送信装置と受信装置 | |
| JP3056072B2 (ja) | 時分割多重化装置 | |
| JPS58121847A (ja) | 同期信号再生方式 | |
| KR100193058B1 (ko) | 음성 서비스망에서 나스 방식과 세프트 방식의 상호접속장치 | |
| KR20030073044A (ko) | Ｓｔｕ 간 ｉｍａ 처리 장치 | |
| JP2001136212A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP2715730B2 (ja) | 同期切替方式 | |
| JP3248503B2 (ja) | 時分割多重回路及び時分割多重方法 | |
| JPH0427233A (ja) | 対向する複数のデータ端末間の通信方法 | |
| JPH06104954A (ja) | データ転送方法 | |
| JPH04115735A (ja) | 時分割多重変換装置 | |
| JPH0685847A (ja) | ハイブリッドｌａｎ |