KR20030073044A - Ｓｔｕ 간 ｉｍａ 처리 장치 - Google Patents

Ｓｔｕ 간 ｉｍａ 처리 장치 Download PDF

Info

Publication number
KR20030073044A
KR20030073044A KR1020020012420A KR20020012420A KR20030073044A KR 20030073044 A KR20030073044 A KR 20030073044A KR 1020020012420 A KR1020020012420 A KR 1020020012420A KR 20020012420 A KR20020012420 A KR 20020012420A KR 20030073044 A KR20030073044 A KR 20030073044A
Authority
KR
South Korea
Prior art keywords
ima
reference clock
shdsl
subscriber
modems
Prior art date
Application number
KR1020020012420A
Other languages
English (en)
Inventor
노성호
Original Assignee
현대네트웍스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대네트웍스 주식회사 filed Critical 현대네트웍스 주식회사
Priority to KR1020020012420A priority Critical patent/KR20030073044A/ko
Publication of KR20030073044A publication Critical patent/KR20030073044A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Telephonic Communication Services (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ＳＴＵ 간 ＩＭＡ 처리 장치에 관한 것으로, 특히 망 기준 클럭 및 IMA 기준 클럭을 발생시키는 제 1 클럭 분배기(101), 가입자측으로부터 프레임 데이터를 수신받아 ATM 셀로 변환하여 각각 전송하는 다수개의 제 1 SHDSL 모뎀(102), 및 다수개의 제 1 SHDSL 모뎀(102)으로부터 ATM 셀을 입력받으면 이를 그룹화하여 해당 속도로 전송하는 제 1 IMA 처리부(103)를 구비한 가입자 보드(100)와; 가입자 보드(100)로부터 데이터 프레임을 입력받아 망 기준 클럭을 추출함과 동시에 ATM 셀로 변환하여 각각 전송하는 다수개의 제 2 SHDSL 모뎀(201), 제 2 SHDSL 모뎀(201)으로부터 망 기준 클럭을 입력받아 IMA 기준 클럭을 발생시키는 제 2 클럭 분배기(202), 및 다수개의 제 2 SHDSL 모뎀(201)으로부터 ATM 셀을 입력받아 그룹화하여 전송하는 제 2 IMA 처리부(203)를 구비한 가입자 모뎀(200)으로 구성된 것을 특징으로 하며, 이러한 본 발명은 가입자 보드(STU-C) 및 가입자 모뎀(STU-R) 사이에 IMA 기술을 구현하여 가입자들에게 동영상, 화상 회의, 데이터 다운로드와 같은 서비스 제공시 보다 속도가 향상된 양질의 광대역 서비스를 제공해 줄 수 있는 효과가 있다.

Description

ＳＴＵ 간 ＩＭＡ 처리 장치{DEVICE FOR PROCESSING IMA BETWEEN STU AND STU}
본 발명은 ＳＴＵ(SHDSL Transceiver Unit; 이하 "STU"라 칭함.) 간 ＩＭＡ(Inverse Multiplexing for ATM; 이하 "IMA"라 칭함.) 처리 장치에 관한 것으로, 더욱 상세하게는 IMA의 기능을 다양한 페이로드 레이트(payload rate)를 갖는 물리적 계층 디바이스(Device) 중 SHDSL(Single-pair High-speed Digital Subscriber Line; 이하 "SHDSL"이라 칭함.) 광대역 접근 시스템의 STU에 적용하여 가입자들에게 광대역의 서비스를 제공해 주기 위한 ＳＴＵ 간 ＩＭＡ 처리 장치에 관한 것이다.
주지하다시피, IMA란 다수의 링크를 그룹화하여 순환적으로 ATM(Asynchronous Transfer Mode; 이하 "ATM"이라 칭함.) 셀(Cell)을 인버스 멀티플렉싱(Inverse Multiplexing), 디멀티플렉싱(Demultiplexing) 해줌으로써 논리적 데이터 전송 대역을 그룹화된 링크(Link)의 합으로 해주는 ATM 인버스 멀티플렉싱 기술을 의미한다.
그러나, 종래 SHDSL 광대역 접근 시스템 내 STU에는 IMA가 구현되어 있지 않았기 때문에, 하나의 가입자 보드(STU-C : STU at the Central office) 또는 가입자 모뎀(STU-R : STU at the Remote end)이 예를 들어, 한 채널 당 2M인 2채널의 모뎀을 4개 보유하고 있을 경우 8명의 가입자에게 2M의 서비스를 제공할 수 밖에 없었다. 따라서, 한 가입자에게 2채널의 4개의 모뎀을 그룹화하여 16M의 광대역의 서비스를 제공할 수 없었고, 이로 인해 보다 양질의 광대역 서비스를 제공할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 가입자 보드(STU-C) 및 가입자 모뎀(STU-R) 사이에 IMA를 구현하여 가입자들에게 보다 양질의 광대역 서비스를 제공해 주기 위한 ＳＴＵ 간 ＩＭＡ 처리 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 ＳＴＵ 간 ＩＭＡ 처리 장치는, 임의의 소스 클럭을 통해 망 기준 클럭 및 IMA 기준 클럭을 발생시키는 제 1 클럭 분배기, 가입자측으로부터 프레임 데이터를 수신받으면 이를 망 기준 클럭에 동기시켜 ATM 셀로 변환하여 전송하는 한편 ATM 셀을 망 기준 클럭에 동기시켜 프레임 단위로 변환한 후 가입자측으로 각각 전송하는 다수개의 2채널 제 1 SHDSL 모뎀, 및 상기 다수개의 제 1 SHDSL 모뎀으로부터 ATM 셀을 입력받으면 IMA 기준 클럭을 통해 각 ATM 셀의 페이로드 속도를 추출함과 동시에 그룹화하여 해당 속도로 전송하는 한편 그룹화된 ATM 셀을 입력받으면 이를 IMA 기준 클럭에 동기시켜 다수개의 제 1 SHDSL 모뎀으로 디먹싱하는 제 1 IMA 처리부를 구비한 가입자 보드와;
상기 가입자 보드로부터 데이터 프레임을 입력받아 망 기준 클럭을 추출함과 동시에 ATM 셀로 변환하여 전송하는 한편 ATM 셀을 입력받으면 이를 프레임 단위로 변환한 후 상기 가입자 보드로 각각 전송하는 다수개의 2채널 제 2 SHDSL 모뎀, 상기 제 2 SHDSL 모뎀으로부터 망 기준 클럭을 입력받아 IMA 기준 클럭을 발생시키는제 2 클럭 분배기, 및 상기 다수개의 제 2 SHDSL 모뎀으로부터 ATM 셀을 입력받으면 IMA 기준 클럭을 통해 각 ATM 셀의 페이로드 속도를 추출함과 동시에 그룹화하여 해당 속도로 전송하는 한편 그룹화된 ATM 셀을 입력받으면 이를 IMA 기준 클럭에 동기시켜 다수개의 제 2 SHDSL 모뎀으로 디먹싱하는 제 2 IMA 처리부를 구비한 가입자 모뎀으로 구성된 것을 특징으로 한다.
도 1은 본 발명에 따른 ＳＴＵ 간 ＩＭＡ 처리 장치의 구성을 나타낸 기능 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 가입자 보드(STU-C) 101 : 제 1 클럭 분배기
102 : 제 1 SHDSL 모뎀 103 : 제 1 IMA 처리부
104 : 제 1 아날로그 프론트-엔드 200 : 가입자 모뎀(STU-R)
201 : 제 2 SHDSL 모뎀 202 : 제 2 클럭 분배기
203 : 제 2 IMA 처리부 204 : 제 2 아날로그 프론트-엔드
이하, 본 발명의 일 실시예에 의한 ＳＴＵ 간 ＩＭＡ 처리 장치에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 의한 ＳＴＵ 간 ＩＭＡ 처리 장치의 기능블록도로서, 본 발명의 일 실시예에 의한 ＳＴＵ 간 ＩＭＡ 처리 장치는 제 1 클럭 분배기(101), 다수개의 제 1 SHDSL 모뎀(102), 제 1 IMA 처리부(103) 및 다수개의 한 쌍의 제 1 아날로그 프론트-엔드(104)를 구비한 가입자 보드(100)와, 다수개의 제 2 SHDSL 모뎀(201), 제 2 클럭 분배기(202), 제 2 IMA 처리부(203) 및 다수개의 한 쌍의 제 2 아날로그 프론트-엔드(204)를 구비한 가입자 모뎀(200)으로 구성되어 있다.
상기 가입자 보드(100) 내에 장착된 제 1 클럭 분배기(101)는 임의의 소스 클럭을 이용하여 8KHz의 망 기준 클럭(Network Reference Clock) 및 IMA 기준 클럭을 생성한 후 상기 망 기준 클럭은 상기 다수개의 제 1 SHDSL 모뎀(102)으로 발생시키는 한편, 상기 IMA 기준 클럭은 상기 제 1 IMA 처리부(103)로 발생시키는 역할을 한다. 이 때, 상기 제 1 클럭 분배기(101)는 EPLD(Electrically Erasable and Programmable Logic Device)를 통해 회로 구현이 가능하다.
또한, 상기 가입자 보드(100) 내에 장착된 다수개의 제 1 SHDSL 모뎀(102)은 각각 2M의 2채널을 지원하며, 보통 한 가입자 보드(100) 당 4개의 칩으로 구성된다. 이 때, 상기 다수개의 제 1 SHDSL 모뎀(102)은 상기 가입자 모뎀(200)에서 전송한 프레임 데이터가 상기 제 1 아날로그 프론트-엔드(104)를 거쳐 수신되면 이를 망 기준 클럭에 동기시켜 ATM 셀로 변환한 후 상기 제 1 IMA 처리부(103)로 출력하는 한편, 상기 제 1 IMA 처리부(103)로부터 ATM 셀을 입력받으면 이를 망 기준 클럭에 동기시켜 프레임 단위로 변환한 후 상기 가입자 모뎀(200)으로 각각 전송하는 역할을 한다. 여기서, 상기 다수개의 제 1 SHDSL 모뎀(102) 및 제 1 IMA 처리부(103)는 유토피아(UTOPIA) 레벨로 접속되어 있다.
한편, 상기 가입자 보드(100) 내에 장착된 제 1 IMA 처리부(103)는 상기 다수개의 제 1 SHDSL 모뎀(102)으로부터 ATM 셀을 입력받으면 이의 페이로드 속도를 IMA 기준 클럭을 통해 추출함과 동시에 그룹화한 후 해당 속도로 큐빗(도시치 않음)으로 전송하는 한편, 그룹화된 ATM 셀을 입력받으면 이를 IMA 기준 클럭에 동기시켜 다수개의 제 1 SHDSL 모뎀(102)으로 디먹싱시키는 역할을 한다. 이로 인해, 4M의 속도를 지원하는 4개의 SHDSL 모뎀(102)을 통합해 줌으로써, 한 가입자에게 16M의 광대역 서비스를 제공할 수 있게 되는 것이다.
또한, 상기 가입자 보드(100) 내에 장착된 다수개의 제 1 아날로그 프론트-엔드(104)는 상기 다수개의 2채널 제 1 SHDSL 모뎀(102)에 각각 한 쌍씩 접속되어,상기 가입자 모뎀(200)으로부터 아날로그 데이터를 입력받으면 이를 디지털로 변환시켜 상기 해당 제 1 SHDSL 모뎀(102)으로 전송하는 한편, 해당 제 1 SHDSL 모뎀(102)으로부터 디지털 데이터를 입력받으면 이를 아날로그 신호로 변환시켜 상기 가입자 모뎀(200)으로 각각 전송하는 역할을 한다.
한편, 상기 가입자 모뎀(200) 내에 장착된 다수개의 2채널 제 2 SHDSL 모뎀(201)은 각각 2M의 2채널을 지원하며, 보통 한 가입자 보드(100) 당 4개의 칩으로 구성된다. 이 때, 상기 다수개의 2채널 제 2 SHDSL 모뎀(201)은 상기 가입자 보드(100)로부터 데이터 프레임을 입력받으면 그 데이터에서 망 기준 클럭을 추출하여 상기 제 2 클럭 분배기(202)로 출력함과 동시에 그 데이터 프레임을 ATM 셀로 변환하여 상기 제 2 IMA 처리부(203)로 전송하는 한편, 상기 제 2 IMA 처리부(203)로부터 ATM 셀을 입력받으면 이를 프레임 단위로 변환한 후 상기 가입자 보드(100)로 각각 전송하는 역할을 한다.
또한, 상기 가입자 모뎀(200) 내에 장착된 제 2 클럭 분배기(202)는 상기 제 2 SHDSL 모뎀(201)으로부터 망 기준 클럭을 입력받아 이를 통해 IMA 기준 클럭을 생성한 후 상기 제 2 IMA 처리부(203)로 발생시키는 역할을 한다. 이 때, 상기 제 2 클럭 분배기(202)는 EPLD를 통해 회로 구현이 가능하다.
한편, 상기 가입자 모뎀(200) 내에 장착된 제 2 IMA 처리부(203)는 상기 다수개의 제 2 SHDSL 모뎀(201)으로부터 ATM 셀을 입력받으면 이의 페이로드 속도를 IMA 기준 클럭을 통해 추출함과 동시에 그룹화하여 해당 속도로 큐빗(도시치 않음)으로 전송하는 한편, 그룹화된 ATM 셀을 입력받으면 이를 IMA 기준 클럭에 동기시켜 다수개의 제 2 SHDSL 모뎀(201)으로 디먹싱하는 역할을 한다. 여기서, 상기 다수개의 제 2 SHDSL 모뎀(201) 및 제 2 IMA 처리부(203)는 유토피아(UTOPIA) 레벨로 접속되어 있다.
또한, 상기 가입자 모뎀(200) 내에 장착된 다수개의 제 2 아날로그 프론트-엔드(204)는 상기 다수개의 2채널 제 2 SHDSL 모뎀(201)에 각각 한 쌍씩 접속되어, 상기 가입자 보드(100)로부터 아날로그 데이터를 입력받으면 이를 디지털로 변환시켜 상기 해당 제 2 SHDSL 모뎀(201)으로 전송하는 한편, 해당 제 2 SHDSL 모뎀(201)으로부터 디지털 데이터를 입력받으면 이를 아날로그 신호로 변환시켜 상기 가입자 보드(100)로 각각 전송하는 역할을 한다.
그러면, 상기와 같은 구성을 가지는 본 발명의 일 실시예에 의한 ＳＴＵ 간 ＩＭＡ 처리 장치의 동작 과정에 대해 도 1을 참조하여 설명하기로 한다.
먼저, 하기에서는 상기 가입자 보드(100)에서 상기 가입자 모뎀(200)으로의 데이터 전송 흐름에 대해 설명하기로 한다.
최초로, 상기 제 1 IMA 처리부(103)는 큐빗(도시치 않음)으로부터 그룹화된 ATM 셀을 입력받으면 이를 IMA 기준 클럭에 동기시켜 다수개의 제 1 SHDSL 모뎀(102)으로 디먹싱한다.
그러면, 상기 다수개의 제 1 SHDSL 모뎀(102)은 상기 제 1 IMA 처리부(103)로부터 ATM 셀을 입력받아 상기 제 1 클럭 분배기(101)의 망 기준 클럭에 동기시켜 프레임 단위로 변환한 후 자신과 접속된 한 쌍의 제 1 아날로그 프론트-엔드(104)로 각각 전송한다.
이어서, 다수개의 한 쌍의 제 1 아날로그 프론트-엔드(104)는 해당 제 1 SHDSL 모뎀(102)으로부터 디지털 데이터를 입력받은 후 이를 아날로그 신호로 변환시켜 상기 가입자 모뎀(200)으로 각각 전송한다.
한편, 상기 가입자 모뎀(200) 내에 장착된 다수개의 제 2 아날로그 프론트-엔드(204)는 상기 가입자 보드(100)로부터 아날로그 데이터를 입력받은 후 이를 디지털로 변환시켜 상기 해당 제 2 SHDSL 모뎀(201)으로 전송한다.
그러면, 상기 다수개의 2채널 제 2 SHDSL 모뎀(201)은 자신과 접속된 제 2 아날로그 프론트-엔드(204)로부터 데이터 프레임을 입력받은 후 그 데이터에서 망 기준 클럭을 추출하여 상기 제 2 클럭 분배기(202)로 출력함과 동시에 그 데이터 프레임을 ATM 셀로 변환하여 상기 제 2 IMA 처리부(203)로 전송한다.
또한, 상기 제 2 IMA 처리부(203)는 상기 다수개의 제 2 SHDSL 모뎀(201)으로부터 ATM 셀을 입력받은 후 이의 페이로드 속도를 IMA 기준 클럭을 통해 추출함과 동시에 그룹화하여 해당 속도로 큐빗(도시치 않음)으로 전송한다.
한편, 하기에서는 상기 가입자 모뎀(200)으로부터 상기 가입자 보드(100)로의 데이터 전송 흐름에 대해 설명하기로 한다.
먼저, 상기 제 2 IMA 처리부(203)는 큐빗(도시치 않음)으로부터 그룹화된 ATM 셀을 입력받으면 이를 IMA 기준 클럭에 동기시켜 다수개의 제 2 SHDSL 모뎀(201)으로 디먹싱한다.
그러면, 상기 다수개의 제 2 SHDSL 모뎀(201)은 상기 제 2 IMA 처리부(203)로부터 ATM 셀을 입력받은 후 이를 프레임 단위로 변환하여 자신과 접속된 상기 한 쌍의 제 2 아날로그 프론트-엔드(204)로 각각 출력한다.
이어서, 한 쌍의 제 2 아날로그 프론트-엔드(204)는 해당 2채널 제 2 SHDSL 모뎀(201)으로부터 디지털 데이터를 입력받은 후 이를 아날로그 신호로 변환시켜 상기 가입자 보드(100)로 각각 전송한다.
한편, 상기 가입자 보드(100) 내에 장착된 다수개의 제 1 아날로그 프론트-엔드(104)는 상기 가입자 모뎀(200)으로부터 아날로그 데이터를 입력받으면 이를 디지털로 변환시켜 상기 해당 제 1 SHDSL 모뎀(102)으로 전송한다.
그러면, 상기 다수개의 제 1 SHDSL 모뎀(102)은 상기 다수개의 제 1 아날로그 프론트-엔드(104)로부터 프레임 데이터를 입력받은 후 이를 망 기준 클럭에 동기시켜 ATM 셀로 변환하여 상기 제 1 IMA 처리부(103)로 출력한다.
이어서, 상기 제 1 IMA 처리부(103)는 상기 다수개의 제 1 SHDSL 모뎀(102)으로부터 ATM 셀을 입력받아 이의 페이로드 속도를 IMA 기준 클럭을 통해 추출함과 동시에 그룹화한 후 해당 속도로 큐빗(도시치 않음)으로 전송한다.
따라서, 상기 가입자 보드(100) 및 가입자 모뎀(200)에 IMA 기술을 각각 적용시킴으로써, 4M의 속도를 지원하는 4개의 SHDSL 모뎀(102)을 통합할 수 있도록 해주고, 이로 인해 한 가입자에게 16M의 광대역 서비스를 제공할 수 있다.
이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.
상술한 바와 같이 본 발명에 의한 ＳＴＵ 간 ＩＭＡ 처리 장치에 의하면, 가입자 보드(STU-C) 및 가입자 모뎀(STU-R) 사이에 IMA 기술을 구현하여 가입자들에게 동영상, 화상 회의, 데이터 다운로드와 같은 서비스 제공시 보다 속도가 향상된 양질의 광대역 서비스를 제공해 줄 수 있는 효과가 있다.

Claims (5)

  1. 임의의 소스 클럭을 통해 망 기준 클럭 및 IMA 기준 클럭을 발생시키는 제 1 클럭 분배기, 가입자측으로부터 프레임 데이터를 수신받으면 이를 망 기준 클럭에 동기시켜 ATM 셀로 변환하여 전송하는 한편 ATM 셀을 망 기준 클럭에 동기시켜 프레임 단위로 변환한 후 가입자측으로 각각 전송하는 다수개의 2채널 제 1 SHDSL 모뎀, 및 상기 다수개의 제 1 SHDSL 모뎀으로부터 ATM 셀을 입력받으면 IMA 기준 클럭을 통해 각 ATM 셀의 페이로드 속도를 추출함과 동시에 그룹화하여 해당 속도로 전송하는 한편 그룹화된 ATM 셀을 입력받으면 이를 IMA 기준 클럭에 동기시켜 다수개의 제 1 SHDSL 모뎀으로 디먹싱하는 제 1 IMA 처리부를 구비한 가입자 보드와;
    상기 가입자 보드로부터 데이터 프레임을 입력받아 망 기준 클럭을 추출함과 동시에 ATM 셀로 변환하여 전송하는 한편 ATM 셀을 입력받으면 이를 프레임 단위로 변환한 후 상기 가입자 보드로 각각 전송하는 다수개의 2채널 제 2 SHDSL 모뎀, 상기 제 2 SHDSL 모뎀으로부터 망 기준 클럭을 입력받아 IMA 기준 클럭을 발생시키는 제 2 클럭 분배기, 및 상기 다수개의 제 2 SHDSL 모뎀으로부터 ATM 셀을 입력받으면 IMA 기준 클럭을 통해 각 ATM 셀의 페이로드 속도를 추출함과 동시에 그룹화하여 해당 속도로 전송하는 한편 그룹화된 ATM 셀을 입력받으면 이를 IMA 기준 클럭에 동기시켜 다수개의 제 2 SHDSL 모뎀으로 디먹싱하는 제 2 IMA 처리부를 구비한 가입자 모뎀으로 구성된 것을 특징으로 하는 ＳＴＵ 간 ＩＭＡ 처리 장치.
  2. 제 1항에 있어서,
    상기 가입자 보드는, 상기 다수개의 2채널 제 1 SHDSL 모뎀에 각각 접속되어 상기 다수개의 2채널 제 1 SHDSL 모뎀과 상기 가입자 모뎀 사이에서 데이터의 A/D 변환 및 D/A 변환 기능을 수행하는 다수개의 한 쌍의 제 1 아날로그 프론트-엔드를 더 포함하는 것을 특징으로 하는 ＳＴＵ 간 ＩＭＡ 처리 장치.
  3. 제 1항에 있어서,
    상기 가입자 모뎀은, 상기 다수개의 2채널 제 2 SHDSL 모뎀에 각각 접속되어 상기 다수개의 2채널 제 2 SHDSL 모뎀과 상기 가입자 보드 사이에서 데이터의 A/D 변환 및 D/A 변환 기능을 수행하는 다수개의 한 쌍의 제 2 아날로그 프론트-엔드를 더 포함하는 것을 특징으로 하는 ＳＴＵ 간 ＩＭＡ 처리 장치.
  4. 제 1항에 있어서,
    상기 망 기준 클럭은 "8KHz"인 것을 특징으로 하는 ＳＴＵ 간 ＩＭＡ 처리 장치.
  5. 제 1항에 있어서,
    상기 가입자 보드 내 다수개의 제 1 SHDSL 모뎀과 상기 가입자 모뎀 내 다수개의 제 2 SHDSL 모뎀은, 각각 1채널당 2M의 속도를 지원하는 것을 특징으로 하는 ＳＴＵ 간 ＩＭＡ 처리 장치.
KR1020020012420A 2002-03-08 2002-03-08 Ｓｔｕ 간 ｉｍａ 처리 장치 KR20030073044A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020012420A KR20030073044A (ko) 2002-03-08 2002-03-08 Ｓｔｕ 간 ｉｍａ 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020012420A KR20030073044A (ko) 2002-03-08 2002-03-08 Ｓｔｕ 간 ｉｍａ 처리 장치

Publications (1)

Publication Number Publication Date
KR20030073044A true KR20030073044A (ko) 2003-09-19

Family

ID=32223919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020012420A KR20030073044A (ko) 2002-03-08 2002-03-08 Ｓｔｕ 간 ｉｍａ 처리 장치

Country Status (1)

Country Link
KR (1) KR20030073044A (ko)

Similar Documents

Publication Publication Date Title
CA2186800C (en) Method and apparatus for converting synchronous narrowband signals into a sonet virtual tributary group for combining with broadband asynchronous transfer mode signals in an integrated telecommunications network
KR100889899B1 (ko) 비트 레이트 혼재 광통신 방법, 광가입자 장치 및 광국측장치
US4768188A (en) Optical demand assigned local loop communication system
TW395100B (en) Method and apparatus for placing time division multiplexed telephony traffic into an asynchronous transfer mode format
JP3514823B2 (ja) テレコミュニケーションネットワーク、そのメインステーション及びサブステーション
CA2326894A1 (en) Voice and data apparatus comprising a selective tapping digital signal processing resource
US20070230955A1 (en) Optical transceiver with electrical ring distribution interface
TW456135B (en) Digital loop carrier system and broadband fiber bank therefor, and method of transporting telephony traffic with packet data traffic
CN113489565B (zh) 基于同步时分复用体制的多路业务共享信道传输系统
KR20030073044A (ko) Ｓｔｕ 간 ｉｍａ 처리 장치
KR100366999B1 (ko) 에이티엠 교환시스템의 비대칭 디지털 가입자 회선 다중화 정합모듈
KR100443001B1 (ko) 에이티엠 교환기의 디에스엘 가입자 정합 장치
GB2213024A (en) Data transmission system
KR19990015700A (ko) 비대칭 디지털 가입자 회선(에이디에스엘) 가입자 정합모듈
KR0148411B1 (ko) 멀티미디어 네트워크의 체널다중화장치
JPH08237213A (ja) 制御信号多重通信方式
JPH02266631A (ja) Ｉｓｄｎベーシックアクセス端末
JP3056072B2 (ja) 時分割多重化装置
KR100310292B1 (ko) 대칭형 가변속도의 디지털 가입자 회선 처리장치
KR100242293B1 (ko) 데이타 전송장치
KR960012975B1 (ko) 광대역종합정보통신망의 가입자액세스망 내에서 방송형 분배 서비스를 제공하는 물리계층의 방송형 광송, 수신장치
JP2002217946A (ja) ハイブリットスイッチ装置
WO1997018649A1 (en) Method and apparatus for multiplexing tdm and atm signals over a communications link
KR20020070614A (ko) 집선 기능을 갖는 디지털 가입자 라인 서비스 장치
KR0153937B1 (ko) 협대역 종합정보 통신망 프레임 다중화기와 에이티엠 통신망간의 정합 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee