JP2002217946A - ハイブリットスイッチ装置 - Google Patents
ハイブリットスイッチ装置Info
- Publication number
- JP2002217946A JP2002217946A JP2001007082A JP2001007082A JP2002217946A JP 2002217946 A JP2002217946 A JP 2002217946A JP 2001007082 A JP2001007082 A JP 2001007082A JP 2001007082 A JP2001007082 A JP 2001007082A JP 2002217946 A JP2002217946 A JP 2002217946A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- packet
- processing
- tdm
- atm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 インターフェース部とスイッチ部との間の配
線数の増加を抑えるとともに、同一のＩ／Ｆポート上で
異種のトラヒックデータをチャネル単位で多重化する。 【解決手段】 ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ
と、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッ
チ４−１…４−ｍが、実装回路基板で構成され、かつ、
この実装回路基板が、スロットＴによって互換可能に構
成されている。前記のパケットスイッチ及びＡＴＭスイ
ッチと、ＴＤＭスイッチとの接続が、ＴＤＭ・Ｉ／Ｆ処
理部とＴＤＭスイッチの間と同一の接続配線（例えば、
スロット（コネクタ）を設けた実装回路基板における配
線パターン）を共用する。また、同一のインターフェー
スポート上で異種のトラヒックデータをチャネル単位で
多重化するチャネルライズドＩ／Ｆ処理をＴＤＭ・Ｉ／
Ｆ処理部上で実行する。
線数の増加を抑えるとともに、同一のＩ／Ｆポート上で
異種のトラヒックデータをチャネル単位で多重化する。 【解決手段】 ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ
と、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッ
チ４−１…４−ｍが、実装回路基板で構成され、かつ、
この実装回路基板が、スロットＴによって互換可能に構
成されている。前記のパケットスイッチ及びＡＴＭスイ
ッチと、ＴＤＭスイッチとの接続が、ＴＤＭ・Ｉ／Ｆ処
理部とＴＤＭスイッチの間と同一の接続配線（例えば、
スロット（コネクタ）を設けた実装回路基板における配
線パターン）を共用する。また、同一のインターフェー
スポート上で異種のトラヒックデータをチャネル単位で
多重化するチャネルライズドＩ／Ｆ処理をＴＤＭ・Ｉ／
Ｆ処理部上で実行する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＤＭ（時分割多
重）系、パケット系及びＡＴＭ(Asynchronous Transfer
Mode 非同期転送モード）セル系の多様なトラヒック種
別のデータを振り分けるための切り替え（適宜、スイッ
チングと記載する）を行うハイブリットスイッチ装置に
関する。
重）系、パケット系及びＡＴＭ(Asynchronous Transfer
Mode 非同期転送モード）セル系の多様なトラヒック種
別のデータを振り分けるための切り替え（適宜、スイッ
チングと記載する）を行うハイブリットスイッチ装置に
関する。
【０００２】
【従来の技術】従来、異種データ同時処理装置として
は、例えば、特開平１１−１３６２４６公報例に開示さ
れた構成が知られている。図９は従来の異種データ同時
処理装置の構成を示すブロック図である。図９におい
て、この異種データ同時処理装置は、入力データ及び出
力データをインターフェース（以下、Ｉ／Ｆと記載す
る）処理するためのＩ／Ｆ処理部６１−１，６１−２，
６１−３，６１−４，６１−５と、このＩ／Ｆ処理部６
１−１〜６１−５からのデータが入力されて時分割（Ｔ
ＤＭ）で振り分けるための切り替え（ＴＤＭスイッチン
グ）を処理するＴＤＭスイッチ６２とが設けられてい
る。
は、例えば、特開平１１−１３６２４６公報例に開示さ
れた構成が知られている。図９は従来の異種データ同時
処理装置の構成を示すブロック図である。図９におい
て、この異種データ同時処理装置は、入力データ及び出
力データをインターフェース（以下、Ｉ／Ｆと記載す
る）処理するためのＩ／Ｆ処理部６１−１，６１−２，
６１−３，６１−４，６１−５と、このＩ／Ｆ処理部６
１−１〜６１−５からのデータが入力されて時分割（Ｔ
ＤＭ）で振り分けるための切り替え（ＴＤＭスイッチン
グ）を処理するＴＤＭスイッチ６２とが設けられてい
る。
【０００３】さらに、この異種データ同時処理装置は、
Ｉ／Ｆ処理部６１−１〜６１−５からのデータが入力さ
れてパケットを振り分けるための切り替え（パケットス
イッチング）を処理するパケットスイッチ６３が設けら
れている。このパケットスイッチ６３は予めスイッチン
グ容量が定められている。また、この装置は、ＴＤＭス
イッチ６２及びパケットスイッチ６３からのデータをイ
ンターフェース処理するＩ／Ｆ処理部６１−６〜６１−
７，６１−８，６１−９…６１−ａが設けられている。
Ｉ／Ｆ処理部６１−１〜６１−５からのデータが入力さ
れてパケットを振り分けるための切り替え（パケットス
イッチング）を処理するパケットスイッチ６３が設けら
れている。このパケットスイッチ６３は予めスイッチン
グ容量が定められている。また、この装置は、ＴＤＭス
イッチ６２及びパケットスイッチ６３からのデータをイ
ンターフェース処理するＩ／Ｆ処理部６１−６〜６１−
７，６１−８，６１−９…６１−ａが設けられている。
【０００４】この構成において、Ｉ／Ｆ処理部６１−１
〜６１−５，ＴＤＭスイッチ６２，パケットスイッチ６
３，Ｉ／Ｆ処理部６１−６〜６１−ａは、例えば、それ
ぞれ個別の回路基板上に電子部品を表面実装して構成さ
れるものである。また、このそれぞれの実装回路基板
を、他の回路基板上に表面実装した、各部ごとに個別の
複数のコネクタ（適宜、スロットと記載する）に差し込
んで配置している。
〜６１−５，ＴＤＭスイッチ６２，パケットスイッチ６
３，Ｉ／Ｆ処理部６１−６〜６１−ａは、例えば、それ
ぞれ個別の回路基板上に電子部品を表面実装して構成さ
れるものである。また、このそれぞれの実装回路基板
を、他の回路基板上に表面実装した、各部ごとに個別の
複数のコネクタ（適宜、スロットと記載する）に差し込
んで配置している。
【０００５】なお、図中では、コネクタＴ１〜Ｔ４によ
って、各部の回路基板を個々に装着する複数のコネクタ
を総称的に図示した。
って、各部の回路基板を個々に装着する複数のコネクタ
を総称的に図示した。
【０００６】この異種データ同時処理装置は、ＴＤＭス
イッチ６２及びパケットスイッチ６３の並列配置によっ
て、パケットスイッチ６３に送信すべきトラヒック種別
のデータが、ＴＤＭスイッチ６２を通過させずにＩ／Ｆ
処理部６１−１〜５から直接パケットスイッチ６３へ送
信している。
イッチ６２及びパケットスイッチ６３の並列配置によっ
て、パケットスイッチ６３に送信すべきトラヒック種別
のデータが、ＴＤＭスイッチ６２を通過させずにＩ／Ｆ
処理部６１−１〜５から直接パケットスイッチ６３へ送
信している。
【０００７】この構成では、パケットスイッチ６３のス
イッチング容量が、装置への搭載時において一定値に規
定されている。換言すれば、スイッチング容量を以後に
おいて段階的に増加させることが出来ない。また、パケ
ットスイッチ６３の搭載によって配線接続数が多くなり
複雑な配線構成となる。これは、パケットスイッチ６３
でスイッチングを行う前後にデータが一度ＴＤＭスイッ
チ６２を通過しておらず、パケットスイッチ６３をＴＤ
Ｍスイッチ６２と並列配置してパケットスイッチ６３と
Ｉ／Ｆ処理部６１−１〜６１−５を直接接続しているた
めである。
イッチング容量が、装置への搭載時において一定値に規
定されている。換言すれば、スイッチング容量を以後に
おいて段階的に増加させることが出来ない。また、パケ
ットスイッチ６３の搭載によって配線接続数が多くなり
複雑な配線構成となる。これは、パケットスイッチ６３
でスイッチングを行う前後にデータが一度ＴＤＭスイッ
チ６２を通過しておらず、パケットスイッチ６３をＴＤ
Ｍスイッチ６２と並列配置してパケットスイッチ６３と
Ｉ／Ｆ処理部６１−１〜６１−５を直接接続しているた
めである。
【０００８】また、図９に示す構成では、同一のインタ
ーフェースポート上で異種のトラヒックデータを、チャ
ネル（ＣＨ）単位で多重するチャネルライズド(Channel
ized) Ｉ／Ｆ処理が困難である。これは、パケットスイ
ッチ６３でスイッチングを行う前後において、データが
ＴＤＭスイッチ６２を通過しないためである。換言すれ
ば、パケットスイッチ６３及びＴＤＭスイッチ６２のそ
れぞれが、入力データを多重化又は逆方向のデータ分離
を行うためのチャネルライズドＩ／Ｆ処理部（Ｉ／Ｆ処
理部６１−１〜５，Ｉ／Ｆ処理部６１−６〜６１−ａ）
が別途に必要となる。
ーフェースポート上で異種のトラヒックデータを、チャ
ネル（ＣＨ）単位で多重するチャネルライズド(Channel
ized) Ｉ／Ｆ処理が困難である。これは、パケットスイ
ッチ６３でスイッチングを行う前後において、データが
ＴＤＭスイッチ６２を通過しないためである。換言すれ
ば、パケットスイッチ６３及びＴＤＭスイッチ６２のそ
れぞれが、入力データを多重化又は逆方向のデータ分離
を行うためのチャネルライズドＩ／Ｆ処理部（Ｉ／Ｆ処
理部６１−１〜５，Ｉ／Ｆ処理部６１−６〜６１−ａ）
が別途に必要となる。
【０００９】
【発明が解決しようとする課題】このような上記従来例
の異種データ同時処理では次の欠点があり、その改善が
望まれている。 （１）パケットスイッチ６３のスイッチング容量が、そ
の搭載時に一定値に規定され、その後でスイッチング容
量を段階的に増加させることが出来ない。したがって、
トランスポート網における多様なトラヒック種別のデー
タ伝送が効率良く処理できないことになる。
の異種データ同時処理では次の欠点があり、その改善が
望まれている。 （１）パケットスイッチ６３のスイッチング容量が、そ
の搭載時に一定値に規定され、その後でスイッチング容
量を段階的に増加させることが出来ない。したがって、
トランスポート網における多様なトラヒック種別のデー
タ伝送が効率良く処理できないことになる。
【００１０】（２）ＴＤＭスイッチ６２とともに、パケ
ットスイッチ６３の両方を搭載する必要があり、このた
め配線接続が複雑化（接続配線数が増加）する。
ットスイッチ６３の両方を搭載する必要があり、このた
め配線接続が複雑化（接続配線数が増加）する。
【００１１】（３）同一Ｉ／Ｆポート上で異種のトラヒ
ックデータを、チャネル（ＣＨ）単位で多重するチャネ
ルライズドＩ／Ｆ処理が容易に実現できない。
ックデータを、チャネル（ＣＨ）単位で多重するチャネ
ルライズドＩ／Ｆ処理が容易に実現できない。
【００１２】本発明は、このような従来の技術における
課題を解決するものであり、ＴＤＭ系、パケット系及び
ＡＴＭセル系の多様なトラヒック種別のデータ伝送が効
率よく処理され、そのパケットスイッチ及びＡＴＭスイ
ッチの各スイッチング容量をトラヒックの状況に応じて
段階的に増加できるハイブリットスイッチ装置の提供を
目的とする。
課題を解決するものであり、ＴＤＭ系、パケット系及び
ＡＴＭセル系の多様なトラヒック種別のデータ伝送が効
率よく処理され、そのパケットスイッチ及びＡＴＭスイ
ッチの各スイッチング容量をトラヒックの状況に応じて
段階的に増加できるハイブリットスイッチ装置の提供を
目的とする。
【００１３】さらに、本発明は、パケットスイッチ及び
ＡＴＭスイッチの増設に伴うインターフェース部とスイ
ッチ部との間の配線数の増加を抑えることが出来るとと
もに、同一のＩ／Ｆポート上で異種のトラヒックデータ
をチャネル単位で多重化するチャネルライズドＩ／Ｆ処
理が容易になるハイブリットスイッチ装置の提供を他の
目的とする。
ＡＴＭスイッチの増設に伴うインターフェース部とスイ
ッチ部との間の配線数の増加を抑えることが出来るとと
もに、同一のＩ／Ｆポート上で異種のトラヒックデータ
をチャネル単位で多重化するチャネルライズドＩ／Ｆ処
理が容易になるハイブリットスイッチ装置の提供を他の
目的とする。
【００１４】
【課題を解決するための手段】上記課題を達成するため
に、本発明のハイブリットスイッチ装置は、入力データ
のＳＤＨ終端及び出力データのＳＤＨ生成を処理する複
数のＴＤＭ・Ｉ／Ｆ処理部と、このＴＤＭ・Ｉ／Ｆ処理
部のポート間相互と、ＴＤＭ・Ｉ／Ｆ処理部のポートと
パケットスイッチ及びＡＴＭスイッチとの間のスイッチ
ングを行うＴＤＭスイッチと、パケット系データの終端
処理とスイッチングを行い、このスイッチング容量に応
じた数が配置される複数のパケットスイッチと、ＡＴＭ
系データの終端処理とスイッチングを行い、かつ、スイ
ッチング容量に応じた数が配置される複数のＡＴＭスイ
ッチとを備え、ＴＤＭ・Ｉ／Ｆ処理部と、パケットスイ
ッチ及びＡＴＭスイッチとが互換可能に構成されるとと
もに、パケットスイッチ及びＡＴＭスイッチと、ＴＤＭ
スイッチとの接続が、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭス
イッチとの間と同一の接続配線を共用し、かつ、同一の
インターフェースポート上で異種のトラヒックデータを
チャネル単位で多重化するチャネルライズドＩ／Ｆ処理
を、ＴＤＭ・Ｉ／Ｆ処理部上で実行する構成である。
に、本発明のハイブリットスイッチ装置は、入力データ
のＳＤＨ終端及び出力データのＳＤＨ生成を処理する複
数のＴＤＭ・Ｉ／Ｆ処理部と、このＴＤＭ・Ｉ／Ｆ処理
部のポート間相互と、ＴＤＭ・Ｉ／Ｆ処理部のポートと
パケットスイッチ及びＡＴＭスイッチとの間のスイッチ
ングを行うＴＤＭスイッチと、パケット系データの終端
処理とスイッチングを行い、このスイッチング容量に応
じた数が配置される複数のパケットスイッチと、ＡＴＭ
系データの終端処理とスイッチングを行い、かつ、スイ
ッチング容量に応じた数が配置される複数のＡＴＭスイ
ッチとを備え、ＴＤＭ・Ｉ／Ｆ処理部と、パケットスイ
ッチ及びＡＴＭスイッチとが互換可能に構成されるとと
もに、パケットスイッチ及びＡＴＭスイッチと、ＴＤＭ
スイッチとの接続が、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭス
イッチとの間と同一の接続配線を共用し、かつ、同一の
インターフェースポート上で異種のトラヒックデータを
チャネル単位で多重化するチャネルライズドＩ／Ｆ処理
を、ＴＤＭ・Ｉ／Ｆ処理部上で実行する構成である。
【００１５】本発明の装置は、前記パケットスイッチと
して、ＳＤＨ終端及び生成を処理するＴＤＭスイッチＩ
／Ｆ処理部と、パケット検出、パケットデータ系プロト
コル処理、及びＰＰＰ終端と生成を処理するデータリン
クレイヤ処理部と、抽出したパケットを多重化するパケ
ット多重処理部と、スイッチングのための宛先を決定す
る宛先解決処理部と、パケットに対するスイッチングを
行うパケットスイッチング部と、データリンクレイヤ送
信側処理又はＡＴＭセル化処理を選択する処理選択回路
と、パケットの入力データをＡＴＭセル化して出力する
ＡＴＭセル化処理部とを備える構成としてある。
して、ＳＤＨ終端及び生成を処理するＴＤＭスイッチＩ
／Ｆ処理部と、パケット検出、パケットデータ系プロト
コル処理、及びＰＰＰ終端と生成を処理するデータリン
クレイヤ処理部と、抽出したパケットを多重化するパケ
ット多重処理部と、スイッチングのための宛先を決定す
る宛先解決処理部と、パケットに対するスイッチングを
行うパケットスイッチング部と、データリンクレイヤ送
信側処理又はＡＴＭセル化処理を選択する処理選択回路
と、パケットの入力データをＡＴＭセル化して出力する
ＡＴＭセル化処理部とを備える構成としてある。
【００１６】本発明の装置は、前記ＡＴＭスイッチとし
て、ＳＤＨ終端と生成を処理するＴＤＭスイッチＩ／Ｆ
処理部と、ＡＴＭセルの同期を確立するためのＡＴＭ終
端処理部と、ＯＡＭの保守運用のための処理を行うＯＡ
Ｍ処理部と、スイッチングのための宛先解決を行う宛先
解決処理部と、ＡＴＭセルのスイッチングを行うＡＴＭ
スイッチング部と、データリンクレイヤ送信側の処理又
はＡＴＭセル化を処理し、かつ、この処理の一方の選択
を行う処理選択回路と、パケット入力のデータをＡＴＭ
セル化して出力するＡＴＭセル化処理部と、ＨＤＬＣ生
成及び／又はＰＰＰ生成を処理するデータリンクレイヤ
送信側処理部と、パケットスイッチングを行うパケット
スイッチング部と、送信側データリンクレイヤ又はＡＴ
Ｍセル化の処理の一方を選択する処理選択回路と、パケ
ットの入力データをＡＴＭセル化して出力するＡＴＭセ
ル化処理部とを備える構成としてある。
て、ＳＤＨ終端と生成を処理するＴＤＭスイッチＩ／Ｆ
処理部と、ＡＴＭセルの同期を確立するためのＡＴＭ終
端処理部と、ＯＡＭの保守運用のための処理を行うＯＡ
Ｍ処理部と、スイッチングのための宛先解決を行う宛先
解決処理部と、ＡＴＭセルのスイッチングを行うＡＴＭ
スイッチング部と、データリンクレイヤ送信側の処理又
はＡＴＭセル化を処理し、かつ、この処理の一方の選択
を行う処理選択回路と、パケット入力のデータをＡＴＭ
セル化して出力するＡＴＭセル化処理部と、ＨＤＬＣ生
成及び／又はＰＰＰ生成を処理するデータリンクレイヤ
送信側処理部と、パケットスイッチングを行うパケット
スイッチング部と、送信側データリンクレイヤ又はＡＴ
Ｍセル化の処理の一方を選択する処理選択回路と、パケ
ットの入力データをＡＴＭセル化して出力するＡＴＭセ
ル化処理部とを備える構成としてある。
【００１７】本発明の装置は、前記ＴＤＭスイッチに接
続されるパケットＩ／Ｆ処理部とＡＴＭ・Ｉ／Ｆ処理部
とからなるサブスイッチ部を、ＴＤＭ・Ｉ／Ｆ処理部と
互換可能な構成によって、さらに設け、この複数種のサ
ズスイッチ部をパケットスイッチで統一して処理する構
成としてある。
続されるパケットＩ／Ｆ処理部とＡＴＭ・Ｉ／Ｆ処理部
とからなるサブスイッチ部を、ＴＤＭ・Ｉ／Ｆ処理部と
互換可能な構成によって、さらに設け、この複数種のサ
ズスイッチ部をパケットスイッチで統一して処理する構
成としてある。
【００１８】本発明の装置は、前記パケットＩ／Ｆ処理
部が、パケット系データ及びレイヤ２ラベル付加のそれ
ぞれの処理を行う構成としてある。
部が、パケット系データ及びレイヤ２ラベル付加のそれ
ぞれの処理を行う構成としてある。
【００１９】本発明の装置は、前記ＡＴＭ・Ｉ／Ｆ処理
部が、ＡＴＭ系データ及びレイヤ２ラベル付加のそれぞ
れの処理を行ったデータが、ＴＤＭスイッチを通過する
構成としてある。
部が、ＡＴＭ系データ及びレイヤ２ラベル付加のそれぞ
れの処理を行ったデータが、ＴＤＭスイッチを通過する
構成としてある。
【００２０】本発明の装置は、前記パケットスイッチ
が、ＡＴＭ・Ｉ／Ｆ処理部においてＡＴＭ系データ及び
レイヤ２ラベル付加のそれぞれの処理を行い、この処理
によるデータを、ＴＤＭスイッチを通過させ、その後、
インターフェース処理の条件を統一して、レイヤ２フレ
ーム検出、及び宛先解決処理を行して、パケット及びＡ
ＴＭのデータを共通のＧＦＰパケットプロトコルでスイ
ッチングを行う構成としてある。
が、ＡＴＭ・Ｉ／Ｆ処理部においてＡＴＭ系データ及び
レイヤ２ラベル付加のそれぞれの処理を行い、この処理
によるデータを、ＴＤＭスイッチを通過させ、その後、
インターフェース処理の条件を統一して、レイヤ２フレ
ーム検出、及び宛先解決処理を行して、パケット及びＡ
ＴＭのデータを共通のＧＦＰパケットプロトコルでスイ
ッチングを行う構成としてある。
【００２１】本発明の装置は、前記ＳＤＨローオ−ダ系
におけるトラヒックのスイッチングを行うための、ＴＤ
Ｍ・Ｉ／Ｆ処理部を互換可能に構成するためのＶＴスイ
ッチを、さらに備える構成としてある。
におけるトラヒックのスイッチングを行うための、ＴＤ
Ｍ・Ｉ／Ｆ処理部を互換可能に構成するためのＶＴスイ
ッチを、さらに備える構成としてある。
【００２２】本発明の装置は、前記互換可能な構成のＴ
ＤＭ・Ｉ／Ｆ処理部と、パケットスイッチ及びＡＴＭス
イッチとが、それぞれ個別の回路基板上に所要の電子部
品を表面実装して構成され、このそれぞれの実装回路基
板を、他の回路基板上に表面実装したそれぞれのコネク
タに差し込んで配置し、パケットスイッチ及びＴＤＭス
イッチと、ＴＤＭスイッチとの間を、コネクタの接続ピ
ンを他の回路基板上の配線パターンをもって接続した構
成としてある。
ＤＭ・Ｉ／Ｆ処理部と、パケットスイッチ及びＡＴＭス
イッチとが、それぞれ個別の回路基板上に所要の電子部
品を表面実装して構成され、このそれぞれの実装回路基
板を、他の回路基板上に表面実装したそれぞれのコネク
タに差し込んで配置し、パケットスイッチ及びＴＤＭス
イッチと、ＴＤＭスイッチとの間を、コネクタの接続ピ
ンを他の回路基板上の配線パターンをもって接続した構
成としてある。
【００２３】本発明の装置は、前記パケットデータ系プ
ロトコル処理が、ＨＤＬＣ終端及び生成の処理であるデ
ータリンク層のＴＣＰ／ＩＰプロトコルのハイレベルデ
ータリンクの制御手順を実行し、かつ、ＰＰＰ終端及び
生成の処理を、データリンク層のＴＣＰ／ＩＰプロトコ
ルのモデムによるインターネット接続に使用するプロト
コルとする構成としてある。
ロトコル処理が、ＨＤＬＣ終端及び生成の処理であるデ
ータリンク層のＴＣＰ／ＩＰプロトコルのハイレベルデ
ータリンクの制御手順を実行し、かつ、ＰＰＰ終端及び
生成の処理を、データリンク層のＴＣＰ／ＩＰプロトコ
ルのモデムによるインターネット接続に使用するプロト
コルとする構成としてある。
【００２４】このような構成の本発明は、パケットスイ
ッチ及びＡＴＭスイッチの、例えば実装回路基板が、Ｔ
ＤＭ・Ｉ／Ｆ処理部の、例えば実装回路基板とをネクタ
（スロット）などへの装着変更によって互換する構成と
している。さらに、パケットスイッチ及びＡＴＭスイッ
チにてスイッチングを行う前後でデータが一度ＴＤＭス
イッチを通過している。
ッチ及びＡＴＭスイッチの、例えば実装回路基板が、Ｔ
ＤＭ・Ｉ／Ｆ処理部の、例えば実装回路基板とをネクタ
（スロット）などへの装着変更によって互換する構成と
している。さらに、パケットスイッチ及びＡＴＭスイッ
チにてスイッチングを行う前後でデータが一度ＴＤＭス
イッチを通過している。
【００２５】したがって、ＴＤＭ系、パケット系及びＡ
ＴＭセル系の多様なトラヒック種別のデータ伝送が効率
よく処理され、そのパケットスイッチ及びＡＴＭスイッ
チの各スイッチング容量をトラヒックの状況に応じて段
階的に増加できるようになる。
ＴＭセル系の多様なトラヒック種別のデータ伝送が効率
よく処理され、そのパケットスイッチ及びＡＴＭスイッ
チの各スイッチング容量をトラヒックの状況に応じて段
階的に増加できるようになる。
【００２６】また、本発明のハイブリットスイッチ装置
は、パケットスイッチ及びＡＴＭスイッチとＴＤＭスイ
ッチとの接続を、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭスイッ
チとの間における接続配線を共用している。例えば、コ
ネクタを回路基板に設け、この接続ピン接続する配線パ
ターンを共用している。
は、パケットスイッチ及びＡＴＭスイッチとＴＤＭスイ
ッチとの接続を、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭスイッ
チとの間における接続配線を共用している。例えば、コ
ネクタを回路基板に設け、この接続ピン接続する配線パ
ターンを共用している。
【００２７】したがって、パケットスイッチ及びＡＴＭ
スイッチの増設に伴う配線数の増加を抑えることが出来
るようになる。
スイッチの増設に伴う配線数の増加を抑えることが出来
るようになる。
【００２８】また、本発明のハイブリットスイッチ装置
は、パケットスイッチ及びＡＴＭスイッチでスイッチン
グを行う前後で各データが一度ＴＤＭスイッチを経由す
る構成としている。
は、パケットスイッチ及びＡＴＭスイッチでスイッチン
グを行う前後で各データが一度ＴＤＭスイッチを経由す
る構成としている。
【００２９】したがって、ＴＤＭスイッチにおいてチャ
ネル（ＣＨ）ごとの異種データの多重化及び分離が可能
になる。
ネル（ＣＨ）ごとの異種データの多重化及び分離が可能
になる。
【００３０】さらに、同一のインターフェース上で異種
のトラヒックデータをチャネル単位で多重化するチャネ
ルライズドＩ／Ｆ処理が容易に出来るようになる。
のトラヒックデータをチャネル単位で多重化するチャネ
ルライズドＩ／Ｆ処理が容易に出来るようになる。
【００３１】
【発明の実施の形態】次に、本発明のハイブリットスイ
ッチ装置の実施形態を、図面を参照して詳細に説明す
る。図１は本発明のハイブリットスイッチ装置の実施形
態における構成を示すブロック図である。図１におい
て、このハイブリットスイッチ装置は、入力データのＳ
ＤＨ(Synchronous Digital Hierarchy) 終端、及び出力
データのＳＤＨ生成を処理するＴＤＭ・Ｉ／Ｆ処理部１
−１，１−２…１−ｊが設けられている。なお、ＳＤＨ
は、例えば、５０Ｍｂｐｓ，１５０Ｍｂｐｓ，６００Ｍ
ｂｐｓ，２．４Ｇｂｐｓの高速ＴＤＭデータを収容する
統一ハイアラーキである。
ッチ装置の実施形態を、図面を参照して詳細に説明す
る。図１は本発明のハイブリットスイッチ装置の実施形
態における構成を示すブロック図である。図１におい
て、このハイブリットスイッチ装置は、入力データのＳ
ＤＨ(Synchronous Digital Hierarchy) 終端、及び出力
データのＳＤＨ生成を処理するＴＤＭ・Ｉ／Ｆ処理部１
−１，１−２…１−ｊが設けられている。なお、ＳＤＨ
は、例えば、５０Ｍｂｐｓ，１５０Ｍｂｐｓ，６００Ｍ
ｂｐｓ，２．４Ｇｂｐｓの高速ＴＤＭデータを収容する
統一ハイアラーキである。
【００３２】さらに、このハイブリットスイッチ装置
は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊのポート間相
互のスイッチング、及びＴＤＭ・Ｉ／Ｆポートとパケッ
トスイッチ及びＡＴＭスイッチと間のスイッチングを行
うＴＤＭスイッチ２が設けられ、さらに、パケット系デ
ータの終端処理とスイッチングを行うパケットスイッチ
３−１…３−ｋとともに、ＡＴＭ系データの終端処理と
スイッチングを行うＡＴＭスイッチ４−１…４−ｍが設
けられている。
は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊのポート間相
互のスイッチング、及びＴＤＭ・Ｉ／Ｆポートとパケッ
トスイッチ及びＡＴＭスイッチと間のスイッチングを行
うＴＤＭスイッチ２が設けられ、さらに、パケット系デ
ータの終端処理とスイッチングを行うパケットスイッチ
３−１…３−ｋとともに、ＡＴＭ系データの終端処理と
スイッチングを行うＡＴＭスイッチ４−１…４−ｍが設
けられている。
【００３３】なお、このパケットスイッチ３−１…３−
ｋ及びＡＴＭスイッチ４−１…４−ｍは、必要なスイッ
チ容量に応じて、その数が配置（増設）される。また、
パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４
−１…４−ｍは、それぞれ個別の回路基板上に電子部品
を表面実装して構成されるものである。また、このそれ
ぞれの実装回路基板を、他の回路基板上に表面実装した
それぞれをコネクタＴ（適宜、スロットＴと記載する）
に差し込んで配置している。
ｋ及びＡＴＭスイッチ４−１…４−ｍは、必要なスイッ
チ容量に応じて、その数が配置（増設）される。また、
パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４
−１…４−ｍは、それぞれ個別の回路基板上に電子部品
を表面実装して構成されるものである。また、このそれ
ぞれの実装回路基板を、他の回路基板上に表面実装した
それぞれをコネクタＴ（適宜、スロットＴと記載する）
に差し込んで配置している。
【００３４】この場合、パケットスイッチ３−１…３−
ｋ及びＴＤＭスイッチ４−１…４−ｍとＴＤＭスイッチ
２との間をコネクタＴの接続ピンを前記した他の回路基
板上の配線パターンをもって接続している。この実施形
態では、この配線パターンの数、すなわち、配線数の増
加を抑えるようにしている。
ｋ及びＴＤＭスイッチ４−１…４−ｍとＴＤＭスイッチ
２との間をコネクタＴの接続ピンを前記した他の回路基
板上の配線パターンをもって接続している。この実施形
態では、この配線パターンの数、すなわち、配線数の増
加を抑えるようにしている。
【００３５】このようなパケットスイッチ３−１…３−
ｋ及びＡＴＭスイッチ４−１…４−ｍの、例えば実装回
路基板は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例
えば実装回路基板を、そのスロットＴへの装着を変更す
ることによって互換できる構成である。この場合、ＴＤ
Ｍスイッチ２との接続は、ＴＤＭ・Ｉ／Ｆ処理部１−１
〜１−ｊとＴＤＭスイッチ２との間の配線、例えば、ス
ロットＴを設けた回路基板における配線パターンを共用
している。また、同一のインターフェースポート上で異
種のトラヒックデータをチャネル単位で多重化するチャ
ネルライズドＩ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部１−
１〜１−ｊ上で多重化することによって行っている。
ｋ及びＡＴＭスイッチ４−１…４−ｍの、例えば実装回
路基板は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例
えば実装回路基板を、そのスロットＴへの装着を変更す
ることによって互換できる構成である。この場合、ＴＤ
Ｍスイッチ２との接続は、ＴＤＭ・Ｉ／Ｆ処理部１−１
〜１−ｊとＴＤＭスイッチ２との間の配線、例えば、ス
ロットＴを設けた回路基板における配線パターンを共用
している。また、同一のインターフェースポート上で異
種のトラヒックデータをチャネル単位で多重化するチャ
ネルライズドＩ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部１−
１〜１−ｊ上で多重化することによって行っている。
【００３６】図２はパケットスイッチ３−１…３−ｋの
詳細な構成を示すブロック図である。図２を参照する
と、このパケットスイッチ３−１…３−ｋは、ＳＤＨ終
端及び生成の処理を行うＴＤＭスイッチＩ／Ｆ処理部６
とともに、パケット検出とパケットデータ系プロトコル
処理及びＰＰＰ(Point to Point Protocol) 終端及び生
成の処理を行うデータリンクレイヤ処理部７とが設けら
れている。
詳細な構成を示すブロック図である。図２を参照する
と、このパケットスイッチ３−１…３−ｋは、ＳＤＨ終
端及び生成の処理を行うＴＤＭスイッチＩ／Ｆ処理部６
とともに、パケット検出とパケットデータ系プロトコル
処理及びＰＰＰ(Point to Point Protocol) 終端及び生
成の処理を行うデータリンクレイヤ処理部７とが設けら
れている。
【００３７】ここでのパケットデータ系プロトコル処理
は、例えば、ＨＤＬＣ(High-levelData Link Control P
rocedure)終端及び生成であり、データリンク層のＴＣ
Ｐ／ＩＰ(Transmission Control Protocol/Internet Pr
otocol) プロトコルの一種であるハイレベルデータリン
クの制御手順を実行する。また、ＰＰＰ終端及び生成の
処理は、データリンク層のＴＣＰ／ＩＰプロトコルの一
種であるモデムでのインターネット接続などにおけるプ
ロトコルの実行である。
は、例えば、ＨＤＬＣ(High-levelData Link Control P
rocedure)終端及び生成であり、データリンク層のＴＣ
Ｐ／ＩＰ(Transmission Control Protocol/Internet Pr
otocol) プロトコルの一種であるハイレベルデータリン
クの制御手順を実行する。また、ＰＰＰ終端及び生成の
処理は、データリンク層のＴＣＰ／ＩＰプロトコルの一
種であるモデムでのインターネット接続などにおけるプ
ロトコルの実行である。
【００３８】また、図２を参照すると、このパケットス
イッチ３−１…３−ｋは、抽出したパケットを多重化す
るパケット多重処理部８と、スイッチングのための宛先
を決定する処理（適宜、宛先解決と記載する）を行う宛
先解決処理部９とが設けられている。さらに、パケット
スイッチ３−１…３−ｋには、パケットスイッチングを
行うパケットスイッチング部１０とともに、データリン
クレイヤ送信側処理又はＡＴＭセル化処理を選択する処
理選択回路１１を備え、かつ、パケットの入力データを
ＡＴＭセル化して出力するためのＡＴＭセル化処理部１
２とが設けられている。
イッチ３−１…３−ｋは、抽出したパケットを多重化す
るパケット多重処理部８と、スイッチングのための宛先
を決定する処理（適宜、宛先解決と記載する）を行う宛
先解決処理部９とが設けられている。さらに、パケット
スイッチ３−１…３−ｋには、パケットスイッチングを
行うパケットスイッチング部１０とともに、データリン
クレイヤ送信側処理又はＡＴＭセル化処理を選択する処
理選択回路１１を備え、かつ、パケットの入力データを
ＡＴＭセル化して出力するためのＡＴＭセル化処理部１
２とが設けられている。
【００３９】図３はＡＴＭスイッチ４−１…４−ｍの詳
細な構成を示すブロック図である。図３において、この
ＡＴＭスイッチ４−１…４−ｍには、ＳＤＨ終端及び生
成を処理するＴＤＭスイッチＩ／Ｆ処理部１３ととも
に、ＡＴＭセル同期を確立するためのＡＴＭ終端処理部
１４とが設けられ、かつ、ＯＡＭ(Operation and Maint
enance) の保守運用のための処理を行うＯＡＭ処理部１
５とが設けられている。
細な構成を示すブロック図である。図３において、この
ＡＴＭスイッチ４−１…４−ｍには、ＳＤＨ終端及び生
成を処理するＴＤＭスイッチＩ／Ｆ処理部１３ととも
に、ＡＴＭセル同期を確立するためのＡＴＭ終端処理部
１４とが設けられ、かつ、ＯＡＭ(Operation and Maint
enance) の保守運用のための処理を行うＯＡＭ処理部１
５とが設けられている。
【００４０】さらに、このＡＴＭスイッチ４−１…４−
ｍには、スイッチングのための宛先を決定する処理（宛
て先解決）を行う宛先解決処理部１６とともに、ＡＴＭ
セルのスイッチングを行うＡＴＭスイッチング部１７と
が設けられ、かつ、データリンクレイヤ送信側処理又は
ＡＴＭセル化処理の選択を行う処理選択回路１８とが設
けられている。
ｍには、スイッチングのための宛先を決定する処理（宛
て先解決）を行う宛先解決処理部１６とともに、ＡＴＭ
セルのスイッチングを行うＡＴＭスイッチング部１７と
が設けられ、かつ、データリンクレイヤ送信側処理又は
ＡＴＭセル化処理の選択を行う処理選択回路１８とが設
けられている。
【００４１】さらに、このＡＴＭスイッチ４−１…４−
ｍには、パケットの入力データをＡＴＭセル化して出力
するためのＡＴＭセル化処理部１９とともに、ＨＤＬＣ
生成やＰＰＰ生成を処理するデータリンクレイヤ送信側
処理部２０とが設けられている。さらに、パケットスイ
ッチングを行うパケットスイッチング部１０とともに、
データリンクレイヤ送信側処理またはＡＴＭセル化処理
を選択する処理選択回路１１とが設けられている。ま
た、パケットの入力データをＡＴＭセル化して出力する
ためのＡＴＭセル化処理部１２が設けられている。
ｍには、パケットの入力データをＡＴＭセル化して出力
するためのＡＴＭセル化処理部１９とともに、ＨＤＬＣ
生成やＰＰＰ生成を処理するデータリンクレイヤ送信側
処理部２０とが設けられている。さらに、パケットスイ
ッチングを行うパケットスイッチング部１０とともに、
データリンクレイヤ送信側処理またはＡＴＭセル化処理
を選択する処理選択回路１１とが設けられている。ま
た、パケットの入力データをＡＴＭセル化して出力する
ためのＡＴＭセル化処理部１２が設けられている。
【００４２】次に、この実施形態の動作について説明す
る。図１を参照して概略の動作について説明する。図１
のハイブリットスイッチ装置は、ＴＤＭ系データを処理
する場合、ＴＤＭの入力データをＴＤＭ・Ｉ／Ｆ処理部
１−１〜１−ｊによってＳＤＨ終端処理を行う。その
後、ＴＤＭスイッチ２がスイッチングを実行して、ＴＤ
Ｍ・Ｉ／Ｆ処理部１−１〜１−ｊから出力する。
る。図１を参照して概略の動作について説明する。図１
のハイブリットスイッチ装置は、ＴＤＭ系データを処理
する場合、ＴＤＭの入力データをＴＤＭ・Ｉ／Ｆ処理部
１−１〜１−ｊによってＳＤＨ終端処理を行う。その
後、ＴＤＭスイッチ２がスイッチングを実行して、ＴＤ
Ｍ・Ｉ／Ｆ処理部１−１〜１−ｊから出力する。
【００４３】次に、図１のハイブリットスイッチ装置
が、パケット系データを処理する場合は、ＴＤＭ・Ｉ／
Ｆ処理部１−１〜１−ｊがＳＤＨ終端処理を行う。その
後、ＴＤＭスイッチ２、パケットスイッチ３−１…３−
ｋ，ＴＤＭスイッチ２の順序でスイッチング処理を実行
してＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊから出力す
る。
が、パケット系データを処理する場合は、ＴＤＭ・Ｉ／
Ｆ処理部１−１〜１−ｊがＳＤＨ終端処理を行う。その
後、ＴＤＭスイッチ２、パケットスイッチ３−１…３−
ｋ，ＴＤＭスイッチ２の順序でスイッチング処理を実行
してＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊから出力す
る。
【００４４】さらに、図１のハイブリットスイッチ装置
が、ＡＴＭ系データを処理する場合は、ＴＤＭ・Ｉ／Ｆ
処理部１−１〜１−ｊが終端処理を行う。その後、ＴＤ
Ｍスイッチ２、ＡＴＭスイッチ４−１…４−ｍ，ＴＤＭ
スイッチ２の順序でスイッチング処理を実行してＴＤＭ
・Ｉ／Ｆ処理部１−１〜１−ｊから出力する。
が、ＡＴＭ系データを処理する場合は、ＴＤＭ・Ｉ／Ｆ
処理部１−１〜１−ｊが終端処理を行う。その後、ＴＤ
Ｍスイッチ２、ＡＴＭスイッチ４−１…４−ｍ，ＴＤＭ
スイッチ２の順序でスイッチング処理を実行してＴＤＭ
・Ｉ／Ｆ処理部１−１〜１−ｊから出力する。
【００４５】この場合、パケットスイッチ３−１…３−
ｋ及びＡＴＭスイッチ２の、例えば実装回路基板は、Ｔ
ＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例えば実装回路
基板とスロットＴへの装着を変更して互換できるように
なっており、ＴＤＭスイッチ１−１〜１−１−ｊとの接
続は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊとＴＤＭス
イッチ２間と同一の配線（例えば、スロットＴを設けた
回路基板上の配線パターン）を共用する。
ｋ及びＡＴＭスイッチ２の、例えば実装回路基板は、Ｔ
ＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例えば実装回路
基板とスロットＴへの装着を変更して互換できるように
なっており、ＴＤＭスイッチ１−１〜１−１−ｊとの接
続は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊとＴＤＭス
イッチ２間と同一の配線（例えば、スロットＴを設けた
回路基板上の配線パターン）を共用する。
【００４６】このようなパケット系及びＡＴＭ系のデー
タ処理、及びその動作経路とともに、配線接続構成によ
って、トランスポート網を伝送するトラヒック状況に対
応して、パケットスイッチ３−１…３−ｋ及びＡＴＭス
イッチ２の各スイッチング容量を変更できる。すなわ
ち、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッ
チ２は、トラヒック量の増大化に応じて段階的に増加で
きるようになり、これらのスイッチ増設に伴うＡＴＭス
イッチ２とパケットスイッチ３−１…３−ｋ及びＡＴＭ
スイッチ４−１…４−ｍとを接続する配線数の増加を抑
えることが可能になる。
タ処理、及びその動作経路とともに、配線接続構成によ
って、トランスポート網を伝送するトラヒック状況に対
応して、パケットスイッチ３−１…３−ｋ及びＡＴＭス
イッチ２の各スイッチング容量を変更できる。すなわ
ち、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッ
チ２は、トラヒック量の増大化に応じて段階的に増加で
きるようになり、これらのスイッチ増設に伴うＡＴＭス
イッチ２とパケットスイッチ３−１…３−ｋ及びＡＴＭ
スイッチ４−１…４−ｍとを接続する配線数の増加を抑
えることが可能になる。
【００４７】さらに、データ処理経路及び、その装置構
成によってＴＤＭ系、パケット系、ＡＴＭ系の異種のト
ラヒックデータを、ＴＤＭスイッチ２が、パケットスイ
ッチ３−１…３−ｋ及びＡＴＭスイッチ２の各宛先に振
り分け（スイッチング）、また、それぞれのパケットス
イッチ３−１…３−ｋ及びＡＴＭスイッチ２での個別処
理終了後にＴＤＭスイッチ２が、同一の宛先へスイッチ
ングを実行する。そして、同一のインターフェースポー
ト上で異種のトラヒックデータをチャネル単位で多重化
するチャネルライズド(Channelized) Ｉ／Ｆ処理を、Ｔ
ＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの搭載のみで容易に
処理できるようになる。
成によってＴＤＭ系、パケット系、ＡＴＭ系の異種のト
ラヒックデータを、ＴＤＭスイッチ２が、パケットスイ
ッチ３−１…３−ｋ及びＡＴＭスイッチ２の各宛先に振
り分け（スイッチング）、また、それぞれのパケットス
イッチ３−１…３−ｋ及びＡＴＭスイッチ２での個別処
理終了後にＴＤＭスイッチ２が、同一の宛先へスイッチ
ングを実行する。そして、同一のインターフェースポー
ト上で異種のトラヒックデータをチャネル単位で多重化
するチャネルライズド(Channelized) Ｉ／Ｆ処理を、Ｔ
ＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの搭載のみで容易に
処理できるようになる。
【００４８】次に、この動作の要部を詳細に説明する。
図２に示すパケットスイッチ３−１…３−ｋ、及び図３
に示すＡＴＭスイッチ４−１…４−ｍの、例えば実装回
路基板と、図１に示すＴＤＭ・Ｉ／Ｆ処理部１−１〜１
−ｊの、例えば実装回路基板は、スロットＴへの装着変
更による互換が可能である。このため、トラヒック量が
増大化した場合の増設時は、ＴＤＭ・Ｉ／Ｆ処理部１−
１〜１−ｊの、例えば実装回路基板をスロットＴに対し
て差し替える。
図２に示すパケットスイッチ３−１…３−ｋ、及び図３
に示すＡＴＭスイッチ４−１…４−ｍの、例えば実装回
路基板と、図１に示すＴＤＭ・Ｉ／Ｆ処理部１−１〜１
−ｊの、例えば実装回路基板は、スロットＴへの装着変
更による互換が可能である。このため、トラヒック量が
増大化した場合の増設時は、ＴＤＭ・Ｉ／Ｆ処理部１−
１〜１−ｊの、例えば実装回路基板をスロットＴに対し
て差し替える。
【００４９】このときトランスポート網を伝送するトラ
ヒックデータ種別の比率の状態によってパケットスイッ
チ３−１…３−ｋにおける「ｋ値」、及びＡＴＭスイッ
チ４−１…４−ｍにおける「ｍ値」を調整する。換言す
れば、実装回路基板の数を変更して、そのスロットＴへ
の装着を行う。例えば、段階的に増加することが出来
る。また、「ｋ値」、「ｍ値」の増加によって、ＴＤＭ
・Ｉ／Ｆ処理部１−１〜１−ｊの「ｊ値」を削減でき
る。換言すれば、実装回路基板の数が削減される。この
ようにスロットＴに装着するパケットスイッチ３−１…
３−ｋ、及びＡＴＭスイッチ４−１…４−ｍの実装回路
基板における枚数の組み合わせの自由度が得られる。
ヒックデータ種別の比率の状態によってパケットスイッ
チ３−１…３−ｋにおける「ｋ値」、及びＡＴＭスイッ
チ４−１…４−ｍにおける「ｍ値」を調整する。換言す
れば、実装回路基板の数を変更して、そのスロットＴへ
の装着を行う。例えば、段階的に増加することが出来
る。また、「ｋ値」、「ｍ値」の増加によって、ＴＤＭ
・Ｉ／Ｆ処理部１−１〜１−ｊの「ｊ値」を削減でき
る。換言すれば、実装回路基板の数が削減される。この
ようにスロットＴに装着するパケットスイッチ３−１…
３−ｋ、及びＡＴＭスイッチ４−１…４−ｍの実装回路
基板における枚数の組み合わせの自由度が得られる。
【００５０】また、パケットスイッチ３−１…３−ｋ及
びＡＴＭスイッチ４−１…４−ｍとＴＤＭスイッチ２と
の間の接続は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊか
らＴＤＭスイッチ２までの接続（例えば、回路基板上の
配線パターン）を共用できるようになり、パケットスイ
ッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍ
の増設に伴う配線数の増加を抑えることが出来るように
なる。
びＡＴＭスイッチ４−１…４−ｍとＴＤＭスイッチ２と
の間の接続は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊか
らＴＤＭスイッチ２までの接続（例えば、回路基板上の
配線パターン）を共用できるようになり、パケットスイ
ッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍ
の増設に伴う配線数の増加を抑えることが出来るように
なる。
【００５１】さらに、パケットスイッチ３−１…３−ｋ
及びＡＴＭスイッチ４−１…４−ｍとＴＤＭスイッチ２
において、パケット処理やＡＴＭ処理を終了したデータ
をＳＤＨデータと合わせてＴＤＭスイッチ２が、チャネ
ル単位で同一の宛先へスイッチングできるようになる。
これによって、同一のインターフェースポート上で異種
のトラヒックデータをチャネル単位で多重化するチャネ
ルライズドＩ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部１−１
〜１−ｊが処理できるようになる。
及びＡＴＭスイッチ４−１…４−ｍとＴＤＭスイッチ２
において、パケット処理やＡＴＭ処理を終了したデータ
をＳＤＨデータと合わせてＴＤＭスイッチ２が、チャネ
ル単位で同一の宛先へスイッチングできるようになる。
これによって、同一のインターフェースポート上で異種
のトラヒックデータをチャネル単位で多重化するチャネ
ルライズドＩ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部１−１
〜１−ｊが処理できるようになる。
【００５２】同様に逆方向のデータ処理では、ＴＤＭ・
Ｉ／Ｆ処理部１−１〜１−ｊ上で、チャネルライズドＩ
／Ｆ処理として、入力データをＴＤＭスイッチ２が、Ｔ
ＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ、パケットスイッチ
３−１…３−ｋ、及びＡＴＭスイッチ４−１…４−ｍ中
の適切な箇所にスイッチングして、逆方向の処理を行
う。これによって、別種のチャネルライズドＩ／Ｆ処理
部を追加せずに、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ
のみで、そのチャネルライズドＩ／Ｆ処理を容易に実行
できるようになる。
Ｉ／Ｆ処理部１−１〜１−ｊ上で、チャネルライズドＩ
／Ｆ処理として、入力データをＴＤＭスイッチ２が、Ｔ
ＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ、パケットスイッチ
３−１…３−ｋ、及びＡＴＭスイッチ４−１…４−ｍ中
の適切な箇所にスイッチングして、逆方向の処理を行
う。これによって、別種のチャネルライズドＩ／Ｆ処理
部を追加せずに、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ
のみで、そのチャネルライズドＩ／Ｆ処理を容易に実行
できるようになる。
【００５３】図１において、ＴＤＭデータは、その入力
データがＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊでＳＤＨ
フレーム終端処理されて、ＴＤＭスイッチ２でパケット
スイッチ３−１…３−ｋへスイッチングされる。パケッ
トスイッチ３−１…３−ｋでは、図２に示すようにＴＤ
ＭスイッチＩ／Ｆ処理部６でチャネル分離を行い、さら
に、データリンクレイヤ処理部７でパケットを抽出し、
かつ、ＨＤＬＣ処理やＰＰＰ処理を行う。このＨＤＬＣ
処理やＰＰＰ処理の後に、スイッチング後のパケット再
構築のためにパケット多重処理部８でパケット多重化を
行う。
データがＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊでＳＤＨ
フレーム終端処理されて、ＴＤＭスイッチ２でパケット
スイッチ３−１…３−ｋへスイッチングされる。パケッ
トスイッチ３−１…３−ｋでは、図２に示すようにＴＤ
ＭスイッチＩ／Ｆ処理部６でチャネル分離を行い、さら
に、データリンクレイヤ処理部７でパケットを抽出し、
かつ、ＨＤＬＣ処理やＰＰＰ処理を行う。このＨＤＬＣ
処理やＰＰＰ処理の後に、スイッチング後のパケット再
構築のためにパケット多重処理部８でパケット多重化を
行う。
【００５４】さらに、宛先解決処理部９で、設定情報を
参照して宛先解決を行い、パケットスイッチング部１０
で宛先にかかる実際のスイッチングを実行する。また、
パケットの入力データを、パケット出力する場合とＡＴ
Ｍセル出力する場合がある。この一方の選択を処理選択
回路１１が決定する。さらに、パケットで出力する場合
は、データリンクレイヤ処理部７がＨＤＬＣやＰＰＰの
生成処理を行う。
参照して宛先解決を行い、パケットスイッチング部１０
で宛先にかかる実際のスイッチングを実行する。また、
パケットの入力データを、パケット出力する場合とＡＴ
Ｍセル出力する場合がある。この一方の選択を処理選択
回路１１が決定する。さらに、パケットで出力する場合
は、データリンクレイヤ処理部７がＨＤＬＣやＰＰＰの
生成処理を行う。
【００５５】また、ＡＴＭセルとして出力する場合は、
図２のＡＴＭセル化処理部１２でのＣＲＣ(Cyclic Redu
ndancy Check 循環冗長チエック）演算によってＡＴＭ
セルヘッダ部を検出し、さらに、ＡＴＭセルペイロード
部のスクランブル演算後にＡＴＭセル化を行う。この両
方の演算によるデータをＴＤＭスイッチＩ／Ｆ処理部６
にマッピングしてＴＤＭスイッチ２へ送信する。ＴＤＭ
スイッチ２は、出力ポートであるＴＤＭ・Ｉ／Ｆ処理部
１−１〜１−ｊへスイッチングし、ＴＤＭ・Ｉ／Ｆ処理
部１−１〜１−ｊでＳＤＨフレームを生成して出力す
る。
図２のＡＴＭセル化処理部１２でのＣＲＣ(Cyclic Redu
ndancy Check 循環冗長チエック）演算によってＡＴＭ
セルヘッダ部を検出し、さらに、ＡＴＭセルペイロード
部のスクランブル演算後にＡＴＭセル化を行う。この両
方の演算によるデータをＴＤＭスイッチＩ／Ｆ処理部６
にマッピングしてＴＤＭスイッチ２へ送信する。ＴＤＭ
スイッチ２は、出力ポートであるＴＤＭ・Ｉ／Ｆ処理部
１−１〜１−ｊへスイッチングし、ＴＤＭ・Ｉ／Ｆ処理
部１−１〜１−ｊでＳＤＨフレームを生成して出力す
る。
【００５６】図１において、ＡＴＭ系データが、ＳＤＨ
フレーム上にマッピングして入力され、かつ、ＴＤＭ・
Ｉ／Ｆ処理部１−１〜１−ｊがＳＤＨフレーム終端を処
理する。その後、ＴＤＭスイッチ２で、ＡＴＭスイッチ
４−１…４−ｍへのスイッチングを行う。ＡＴＭスイッ
チ４−１…４−ｍでは、図３に示すＴＤＭスイッチＩ／
Ｆ処理部１３が、チャネル分離を処理し、さらに、ＡＴ
Ｍ終端処理部１４でＣＲＣ演算によるＴＭセルヘッダ検
出し、かつ、ＡＴＭセルペイロードのディススクランブ
ル演算を行う。さらに、ＯＡＭ処理部１５が保守運用上
で必要なＯＡＭセルの処理を実行する。また、宛先解決
処理部１６が設定情報を参照して宛先解決を行い、さら
に、ＡＴＭスイッチング部１７で宛て先への実際のスイ
ッチングを行う。
フレーム上にマッピングして入力され、かつ、ＴＤＭ・
Ｉ／Ｆ処理部１−１〜１−ｊがＳＤＨフレーム終端を処
理する。その後、ＴＤＭスイッチ２で、ＡＴＭスイッチ
４−１…４−ｍへのスイッチングを行う。ＡＴＭスイッ
チ４−１…４−ｍでは、図３に示すＴＤＭスイッチＩ／
Ｆ処理部１３が、チャネル分離を処理し、さらに、ＡＴ
Ｍ終端処理部１４でＣＲＣ演算によるＴＭセルヘッダ検
出し、かつ、ＡＴＭセルペイロードのディススクランブ
ル演算を行う。さらに、ＯＡＭ処理部１５が保守運用上
で必要なＯＡＭセルの処理を実行する。また、宛先解決
処理部１６が設定情報を参照して宛先解決を行い、さら
に、ＡＴＭスイッチング部１７で宛て先への実際のスイ
ッチングを行う。
【００５７】また、図１において、ＡＴＭスイッチ４−
１…４−ｍＡＴＭセルの入力データをＡＴＭセルとして
出力する場合と、パケットとして出力する場合がある。
このため、このいずれかの出力処理を図３に示す処理選
択回路１８が選択する。この出力選択において、ＡＴＭ
セルとして出力する場合は、ＡＴＭセル化処理部１９で
ＡＴＭセルヘッダ部のＣＲＣ演算とＡＴＭセルペイロー
ド部のスクランブル演算とを行ってＡＴＭセル化の処理
を行う。
１…４−ｍＡＴＭセルの入力データをＡＴＭセルとして
出力する場合と、パケットとして出力する場合がある。
このため、このいずれかの出力処理を図３に示す処理選
択回路１８が選択する。この出力選択において、ＡＴＭ
セルとして出力する場合は、ＡＴＭセル化処理部１９で
ＡＴＭセルヘッダ部のＣＲＣ演算とＡＴＭセルペイロー
ド部のスクランブル演算とを行ってＡＴＭセル化の処理
を行う。
【００５８】また、図１においてパケットとして出力す
る場合は、図３のデータリンクレイヤ送信側処理部２０
が、ＨＤＬＣやＰＰＰの生成処理を行う。また、このＡ
ＴＭセル化の処理のデータ及びＨＤＬＣやＰＰＰの生成
処理のデータを、ＴＤＭスイッチＩ／Ｆ処理部１３がＳ
ＤＨに対するマッピングを行ってＴＤＭスイッチ２へ送
信する。ＴＤＭスイッチ２は、出力ポートであるＴＤＭ
・Ｉ／Ｆ処理部１−１〜１−ｊへスイッチングし、ＴＤ
Ｍ・Ｉ／Ｆ処理部１−１〜１−ｊでＳＤＨフレームを生
成して出力する。
る場合は、図３のデータリンクレイヤ送信側処理部２０
が、ＨＤＬＣやＰＰＰの生成処理を行う。また、このＡ
ＴＭセル化の処理のデータ及びＨＤＬＣやＰＰＰの生成
処理のデータを、ＴＤＭスイッチＩ／Ｆ処理部１３がＳ
ＤＨに対するマッピングを行ってＴＤＭスイッチ２へ送
信する。ＴＤＭスイッチ２は、出力ポートであるＴＤＭ
・Ｉ／Ｆ処理部１−１〜１−ｊへスイッチングし、ＴＤ
Ｍ・Ｉ／Ｆ処理部１−１〜１−ｊでＳＤＨフレームを生
成して出力する。
【００５９】次に、他の実施形態について説明する。図
４はハイブリットスイッチ装置の他の実施形態における
構成を示すブロック図であり、図５は図４中のパケット
Ｉ／Ｆ処理部２６−１…２６−ｑの詳細な構成を示すブ
ロック図である。また、図６に示すＡＴＭ・Ｉ／Ｆ処理
部２７−１…２７−ｒの詳細な構成を示すブロック図で
あり、図７に示すパケットスイッチ２９−１…２９−ｓ
の詳細な構成を示すブロック図である。
４はハイブリットスイッチ装置の他の実施形態における
構成を示すブロック図であり、図５は図４中のパケット
Ｉ／Ｆ処理部２６−１…２６−ｑの詳細な構成を示すブ
ロック図である。また、図６に示すＡＴＭ・Ｉ／Ｆ処理
部２７−１…２７−ｒの詳細な構成を示すブロック図で
あり、図７に示すパケットスイッチ２９−１…２９−ｓ
の詳細な構成を示すブロック図である。
【００６０】図４のハイブリットスイッチ装置は、図１
から図３に示した実施形態の構成に対して、新たにパケ
ットＩ／Ｆ処理部２６−１…２６−ｑとＡＴＭ・Ｉ／Ｆ
処理部２７−１…２７−ｒからなるサブスイッチング部
をＴＤＭ・Ｉ／Ｆ処理部２５−１…２５−ｐの、例え
ば、実装回路基板が装着される互換用のスロットＴに装
着している。そして、この複数種の搭載によるサズスイ
ッチ部をパケットスイッチ２９−１…２９−ｓに統一し
て処理している。
から図３に示した実施形態の構成に対して、新たにパケ
ットＩ／Ｆ処理部２６−１…２６−ｑとＡＴＭ・Ｉ／Ｆ
処理部２７−１…２７−ｒからなるサブスイッチング部
をＴＤＭ・Ｉ／Ｆ処理部２５−１…２５−ｐの、例え
ば、実装回路基板が装着される互換用のスロットＴに装
着している。そして、この複数種の搭載によるサズスイ
ッチ部をパケットスイッチ２９−１…２９−ｓに統一し
て処理している。
【００６１】なお、図４中のＴＤＭスイッチ２８は、図
１中のＴＤＭスイッチ２と基本的に同様の動作であり、
また、ＴＤＭ・Ｉ／Ｆ処理部２５−１…２５ｐは、図１
中のＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊと基本的に同
様の動作である。
１中のＴＤＭスイッチ２と基本的に同様の動作であり、
また、ＴＤＭ・Ｉ／Ｆ処理部２５−１…２５ｐは、図１
中のＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊと基本的に同
様の動作である。
【００６２】図５において、このパケットＩ／Ｆ処理部
２６−１…２６−ｑは、ＳＤＨ終端処理部３０と、デー
タリンクレイヤ処理部３１と、パケット多重処理部３２
と、Ｌ２ラベル付加部３３と、Ｌ２フレーム付加部３４
と、ＴＤＭスイッチＩ／Ｆ処理部３５と、Ｌ２フレーム
検出部３６と、Ｌ２終端処理部３７と、ＳＤＨ生成処理
部３８とからなる。
２６−１…２６−ｑは、ＳＤＨ終端処理部３０と、デー
タリンクレイヤ処理部３１と、パケット多重処理部３２
と、Ｌ２ラベル付加部３３と、Ｌ２フレーム付加部３４
と、ＴＤＭスイッチＩ／Ｆ処理部３５と、Ｌ２フレーム
検出部３６と、Ｌ２終端処理部３７と、ＳＤＨ生成処理
部３８とからなる。
【００６３】また、図６に示すＡＴＭ・Ｉ／Ｆ処理部２
７−１…２７−ｒは、ＳＤＨ終端処理部３９と、ＡＴＭ
終端処理部４０と、ＯＡＭ処理部４１と、ＡＬＬ終端処
理部４２と、Ｌ２ラベル付加部４３と、Ｌ２フレーム付
加部４４と、ＴＤＭスイッチＩ／Ｆ処理部４５と、Ｌ２
フレーム検出部４６と、Ｌ２終端処理部４７と、ＡＬＬ
処理部４８と、ＡＴＭ生成処理部４９と、ＳＤＨ生成処
理部５０とからなる。
７−１…２７−ｒは、ＳＤＨ終端処理部３９と、ＡＴＭ
終端処理部４０と、ＯＡＭ処理部４１と、ＡＬＬ終端処
理部４２と、Ｌ２ラベル付加部４３と、Ｌ２フレーム付
加部４４と、ＴＤＭスイッチＩ／Ｆ処理部４５と、Ｌ２
フレーム検出部４６と、Ｌ２終端処理部４７と、ＡＬＬ
処理部４８と、ＡＴＭ生成処理部４９と、ＳＤＨ生成処
理部５０とからなる。
【００６４】図７に示すパケットスイッチ２９−１…２
９−ｓは、ＴＤＭスイッチＩ／Ｆ処理部５１と、Ｌ２フ
レーム検出部５２と、宛先解決部５３と、パケットスイ
ッチング部５４と、Ｌ２フレーム付加部５５とからな
る。
９−ｓは、ＴＤＭスイッチＩ／Ｆ処理部５１と、Ｌ２フ
レーム検出部５２と、宛先解決部５３と、パケットスイ
ッチング部５４と、Ｌ２フレーム付加部５５とからな
る。
【００６５】図４から図７において、図４に示すパケッ
トＩ／Ｆ処理部２６−１…２６−ｑは、図５の構成にお
いて、パケット系データ処理及びレイヤ２ラベルの付加
処理を行う。そして、図６に示すＡＴＭＩ／Ｆ処理部２
７−１…２７−ｒがＡＴＭ系データを処理し、及びレイ
ヤ２ラベルの付加処理を行って、ＴＤＭスイッチ２８を
通過させる。
トＩ／Ｆ処理部２６−１…２６−ｑは、図５の構成にお
いて、パケット系データ処理及びレイヤ２ラベルの付加
処理を行う。そして、図６に示すＡＴＭＩ／Ｆ処理部２
７−１…２７−ｒがＡＴＭ系データを処理し、及びレイ
ヤ２ラベルの付加処理を行って、ＴＤＭスイッチ２８を
通過させる。
【００６６】その後、図７に示すパケットスイッチ２９
−１…２９−ｓとのインターフェース処理条件を統一す
る。このパケットスイッチ２９−１…２９−ｓでは、レ
イヤ２フレーム検出、及び宛先解決処理を行うことによ
って、パケットデータ、及びＡＴＭデータを共通のＧＦ
Ｐ(Generic Framing Procedure) パケットプロトコルで
スイッチングを行う。
−１…２９−ｓとのインターフェース処理条件を統一す
る。このパケットスイッチ２９−１…２９−ｓでは、レ
イヤ２フレーム検出、及び宛先解決処理を行うことによ
って、パケットデータ、及びＡＴＭデータを共通のＧＦ
Ｐ(Generic Framing Procedure) パケットプロトコルで
スイッチングを行う。
【００６７】このようにして、スイッチング処理部の種
別の削減、及びスイッチング処理部の簡易化が可能にな
る。この場合、パケットＩ／Ｆ処理部２６−１…２６−
ｑの種別は、パケットスイッチ部で取り扱うパケットプ
ロトコルを一種類に限定しているため、チャネルライズ
ドＩ／Ｆ処理も容易になる。
別の削減、及びスイッチング処理部の簡易化が可能にな
る。この場合、パケットＩ／Ｆ処理部２６−１…２６−
ｑの種別は、パケットスイッチ部で取り扱うパケットプ
ロトコルを一種類に限定しているため、チャネルライズ
ドＩ／Ｆ処理も容易になる。
【００６８】次に、さらに他の実施形態について説明す
る。図８はハイブリットスイッチ装置のさらに他の実施
形態の構成を示すブロック図である。図８において、こ
のハイブリットスイッチ装置は、図１から図３に示した
実施形態の構成に対して、新たにＶＴ（Virtual Termin
al 仮想端末）スイッチ６０−１〜６０−ｅをＴＤＭ・
Ｉ／Ｆ互換に搭載した点で異なる。
る。図８はハイブリットスイッチ装置のさらに他の実施
形態の構成を示すブロック図である。図８において、こ
のハイブリットスイッチ装置は、図１から図３に示した
実施形態の構成に対して、新たにＶＴ（Virtual Termin
al 仮想端末）スイッチ６０−１〜６０−ｅをＴＤＭ・
Ｉ／Ｆ互換に搭載した点で異なる。
【００６９】図８において、ＶＴスイッチ６０−１〜６
０−ｅ以外の、ＴＤＭ・Ｉ／Ｆ処理部５６−１，５６−
２…５６−ｂと、ＴＤＭスイッチ５７と、パケットスイ
ッチ５８−１…５８−ｃと、ＡＴＭスイッチ５９−１…
５９−ｄとは、それぞれ図１の対応する各部と基本的に
同様の動作である。
０−ｅ以外の、ＴＤＭ・Ｉ／Ｆ処理部５６−１，５６−
２…５６−ｂと、ＴＤＭスイッチ５７と、パケットスイ
ッチ５８−１…５８−ｃと、ＡＴＭスイッチ５９−１…
５９−ｄとは、それぞれ図１の対応する各部と基本的に
同様の動作である。
【００７０】図１から図３に示した実施形態では、ＴＤ
Ｍデータとして、ＳＤＨのＨｉｇｈｏｒｄｅｒ系（５０
Ｍｂｐｓ，１５０Ｍｂｐｓ，６００Ｍｂｐｓ，２．４Ｇ
ｂｐｓ）のトラヒックのスイッチングについて説明して
いる。ここでＶＴスイッチ６０−１〜６０−ｅを、ＳＤ
ＨのＬｏｗ ｏｒｄｅｒ系（１．５Ｍｂｐｓ，２Ｍｂｐ
ｓ，６．３Ｍｂｐｓ）のトラヒックのスイッチングを行
うために、ＴＤＭ・Ｉ／Ｆ部ＴＤＭ・Ｉ／Ｆ処理部５６
−１〜５６−ｂの互換用のスロットＴに搭載することに
よって、その処理が可能となる。
Ｍデータとして、ＳＤＨのＨｉｇｈｏｒｄｅｒ系（５０
Ｍｂｐｓ，１５０Ｍｂｐｓ，６００Ｍｂｐｓ，２．４Ｇ
ｂｐｓ）のトラヒックのスイッチングについて説明して
いる。ここでＶＴスイッチ６０−１〜６０−ｅを、ＳＤ
ＨのＬｏｗ ｏｒｄｅｒ系（１．５Ｍｂｐｓ，２Ｍｂｐ
ｓ，６．３Ｍｂｐｓ）のトラヒックのスイッチングを行
うために、ＴＤＭ・Ｉ／Ｆ部ＴＤＭ・Ｉ／Ｆ処理部５６
−１〜５６−ｂの互換用のスロットＴに搭載することに
よって、その処理が可能となる。
【００７１】なお、この実施形態では、コネクタＴ（ス
ロットＴ）に実装回路基板を挿入して、配置する例をも
って説明したが、これに限定されない。すなわち、コネ
クタＴ（スロットＴ）を用いずに、例えば、一枚の回路
基板上に、各部の回路構成を行い、この各回路構成を回
路パターンによって接続し、その増設を行うことも本発
明に含まれる。さらに、一枚の回路基板上を用いた構成
とせずに、各部の実装回路基板をワイヤード接続によっ
て配置することも本発明に含まれる。
ロットＴ）に実装回路基板を挿入して、配置する例をも
って説明したが、これに限定されない。すなわち、コネ
クタＴ（スロットＴ）を用いずに、例えば、一枚の回路
基板上に、各部の回路構成を行い、この各回路構成を回
路パターンによって接続し、その増設を行うことも本発
明に含まれる。さらに、一枚の回路基板上を用いた構成
とせずに、各部の実装回路基板をワイヤード接続によっ
て配置することも本発明に含まれる。
【００７２】
【発明の効果】以上の説明から明らかなように、本発明
ハイブリットスイッチ装置によれば、パケットスイッチ
及びＡＴＭスイッチと、ＴＤＭ・Ｉ／Ｆ処理部とを互換
する構成とし、さらに、パケットスイッチ及びＡＴＭス
イッチにてスイッチングを行う前後でデータが一度ＴＤ
Ｍスイッチを通過する。
ハイブリットスイッチ装置によれば、パケットスイッチ
及びＡＴＭスイッチと、ＴＤＭ・Ｉ／Ｆ処理部とを互換
する構成とし、さらに、パケットスイッチ及びＡＴＭス
イッチにてスイッチングを行う前後でデータが一度ＴＤ
Ｍスイッチを通過する。
【００７３】この結果、ＴＤＭ系、パケット系及びＡＴ
Ｍセル系の多様なトラヒック種別のデータ伝送が効率よ
く処理され、そのパケットスイッチ及びＡＴＭスイッチ
の各スイッチング容量をトラヒックの状況に応じて段階
的に増加できるようになるという効果を奏する。
Ｍセル系の多様なトラヒック種別のデータ伝送が効率よ
く処理され、そのパケットスイッチ及びＡＴＭスイッチ
の各スイッチング容量をトラヒックの状況に応じて段階
的に増加できるようになるという効果を奏する。
【００７４】また、本発明のハイブリットスイッチ装置
によれば、パケットスイッチ及びＡＴＭスイッチとＴＤ
Ｍスイッチとの接続を、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭ
スイッチとの間における接続配線を共用している。
によれば、パケットスイッチ及びＡＴＭスイッチとＴＤ
Ｍスイッチとの接続を、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭ
スイッチとの間における接続配線を共用している。
【００７５】この結果、ケットスイッチ及びＡＴＭスイ
ッチの増設に伴う配線数の増加を抑えることが出来ると
いう効果を奏する。
ッチの増設に伴う配線数の増加を抑えることが出来ると
いう効果を奏する。
【００７６】さらに、本発明のハイブリットスイッチ装
置によれば、パケットスイッチ及びＡＴＭスイッチでス
イッチングを行う前後で各データが一度ＴＤＭスイッチ
を経由する構成としている。
置によれば、パケットスイッチ及びＡＴＭスイッチでス
イッチングを行う前後で各データが一度ＴＤＭスイッチ
を経由する構成としている。
【００７７】この結果、ＴＤＭスイッチにおいてチャネ
ル（ＣＨ）ごとの異種データの多重化及び分離が可能に
なるとともに、同一のインターフェース上で異種のトラ
ヒックデータをチャネル単位で多重化するチャネルライ
ズドＩ／Ｆ処理が容易にできるという効果を奏する。
ル（ＣＨ）ごとの異種データの多重化及び分離が可能に
なるとともに、同一のインターフェース上で異種のトラ
ヒックデータをチャネル単位で多重化するチャネルライ
ズドＩ／Ｆ処理が容易にできるという効果を奏する。
【図１】本発明のハイブリットスイッチ装置の実施形態
における構成を示すブロック図である。
における構成を示すブロック図である。
【図２】図１中のパケットスイッチ部の詳細な構成を示
すブロック図である。
すブロック図である。
【図３】図１中のＡＴＭスイッチ部の詳細な構成を示す
ブロック図である。
ブロック図である。
【図４】他の実施形態の構成を示すブロック図である。
【図５】図４中のパケットＩ／Ｆ処理部の詳細な構成を
示すブロック図である。
示すブロック図である。
【図６】図４中のＡＴＭＩ／Ｆ処理部の詳細な構成を示
すブロック図である。
すブロック図である。
【図７】図４中のパケットスイッチの詳細な構成を示す
ブロック図である。
ブロック図である。
【図８】さらに他の実施形態の構成を示すブロック図で
ある。
ある。
【図９】従来の異種データ同時処理装置の構成を示すブ
ロック図である。
ロック図である。
１−１〜１−ｊ，２５−１…２５ｐ，５６−１〜５６−
ｂ ＴＤＭ・Ｉ／Ｆ処理部 ２，２８，５７ ＴＤＭスイッチ ３−１…３−ｋ，２９−１…２９−ｓ，５８−１…５８
−ｃ パケットスイッチ ４−１…４−ｍ，５９−１…５９−ｄ ＡＴＭスイッチ ６，１３ ＴＤＭスイッチＩ／Ｆ処理部 ７ データリンクレイヤ処理部 ８ パケット多重処理部 ９，１６ 宛先解決処理部 １０ パケットスイッチング部 １１，１８ 処理選択回路 １２，１９ ＡＴＭセル化処理部 １４ ＡＴＭ終端処理部 １５ ＯＡＭ処理部 １７ ＡＴＭスイッチング部 ２０ データリンクレイヤ送信側処理部 ２６−１…２６−ｑ パケットＩ／Ｆ処理部 ２７−１…２７−ｒ ＡＴＭＩ／Ｆ処理部 ６０−１〜６０−ｅ ＶＴスイッチ
ｂ ＴＤＭ・Ｉ／Ｆ処理部 ２，２８，５７ ＴＤＭスイッチ ３−１…３−ｋ，２９−１…２９−ｓ，５８−１…５８
−ｃ パケットスイッチ ４−１…４−ｍ，５９−１…５９−ｄ ＡＴＭスイッチ ６，１３ ＴＤＭスイッチＩ／Ｆ処理部 ７ データリンクレイヤ処理部 ８ パケット多重処理部 ９，１６ 宛先解決処理部 １０ パケットスイッチング部 １１，１８ 処理選択回路 １２，１９ ＡＴＭセル化処理部 １４ ＡＴＭ終端処理部 １５ ＯＡＭ処理部 １７ ＡＴＭスイッチング部 ２０ データリンクレイヤ送信側処理部 ２６−１…２６−ｑ パケットＩ／Ｆ処理部 ２７−１…２７−ｒ ＡＴＭＩ／Ｆ処理部 ６０−１〜６０−ｅ ＶＴスイッチ
Claims (10)
- 【請求項１】 入力データのＳＤＨ終端及び出力データ
のＳＤＨ生成を処理する複数のＴＤＭ・Ｉ／Ｆ処理部
と、 このＴＤＭ・Ｉ／Ｆ処理部のポート間相互と、前記ＴＤ
Ｍ・Ｉ／Ｆ処理部のポートとパケットスイッチ及びＡＴ
Ｍスイッチとの間のスイッチングを行うＴＤＭスイッチ
と、 パケット系データの終端処理とスイッチングを行い、こ
のスイッチング容量に応じた数が配置される複数のパケ
ットスイッチと、 ＡＴＭ系データの終端処理とスイッチングを行い、か
つ、スイッチング容量に応じた数が配置される複数のＡ
ＴＭスイッチとを備え、 前記ＴＤＭ・Ｉ／Ｆ処理部と、前記パケットスイッチ及
びＡＴＭスイッチとが互換可能に構成されるとともに、
前記パケットスイッチ及びＡＴＭスイッチと、前記ＴＤ
Ｍスイッチとの接続が、前記ＴＤＭ・Ｉ／Ｆ処理部とＴ
ＤＭスイッチとの間と同一の接続配線を共用し、かつ、
同一のインターフェースポート上で異種のトラヒックデ
ータをチャネル単位で多重化するチャネルライズドＩ／
Ｆ処理を、前記ＴＤＭ・Ｉ／Ｆ処理部上で実行すること
を特徴とするハイブリットスイッチ装置。 - 【請求項２】 前記パケットスイッチとして、 ＳＤＨ終端及び生成を処理するＴＤＭスイッチＩ／Ｆ処
理部と、 パケット検出、パケットデータ系プロトコル処理、及び
ＰＰＰ終端と生成を処理するデータリンクレイヤ処理部
と、 抽出したパケットを多重化するパケット多重処理部と、 スイッチングのための宛先を決定する宛先解決処理部
と、 パケットに対するスイッチングを行うパケットスイッチ
ング部と、 データリンクレイヤ送信側処理又はＡＴＭセル化処理を
選択する処理選択回路と、 パケットの入力データをＡＴＭセル化して出力するＡＴ
Ｍセル化処理部と、 を備えることを特徴とする請求項１に記載のハイブリッ
トスイッチ装置。 - 【請求項３】 前記ＡＴＭスイッチとして、 ＳＤＨ終端と生成を処理するＴＤＭスイッチＩ／Ｆ処理
部と、 ＡＴＭセルの同期を確立するためのＡＴＭ終端処理部
と、 ＯＡＭの保守運用のための処理を行うＯＡＭ処理部と、 スイッチングのための宛先解決を行う宛先解決処理部
と、 ＡＴＭセルのスイッチングを行うＡＴＭスイッチング部
と、 データリンクレイヤ送信側の処理又はＡＴＭセル化を処
理し、かつ、この処理の一方の選択を行う処理選択回路
と、 パケット入力のデータをＡＴＭセル化して出力するＡＴ
Ｍセル化処理部と、 ＨＤＬＣ生成及び／又はＰＰＰ生成を処理するデータリ
ンクレイヤ送信側処理部と、 パケットスイッチングを行うパケットスイッチング部
と、 送信側データリンクレイヤ又はＡＴＭセル化の処理の一
方を選択する処理選択回路と、 パケットの入力データをＡＴＭセル化して出力するＡＴ
Ｍセル化処理部と、 を備えることを特徴とする請求項１に記載のハイブリッ
トスイッチ装置。 - 【請求項４】 前記ＴＤＭスイッチに接続されるパケッ
トＩ／Ｆ処理部とＡＴＭ・Ｉ／Ｆ処理部とからなるサブ
スイッチ部を、ＴＤＭ・Ｉ／Ｆ処理部と互換可能な構成
によって、さらに設け、 この複数種のサズスイッチ部をパケットスイッチで統一
して処理することを特徴とする請求項１に記載のハイブ
リットスイッチ装置。 - 【請求項５】 前記パケットＩ／Ｆ処理部が、 パケット系データ及びレイヤ２ラベル付加のそれぞれの
処理を行うことを特徴とする請求項４に記載のハイブリ
ットスイッチ装置。 - 【請求項６】 前記ＡＴＭ・Ｉ／Ｆ処理部が、 ＡＴＭ系データ及びレイヤ２ラベル付加のそれぞれの処
理を行ったデータが、ＴＤＭスイッチを通過することを
特徴とする請求項４に記載のハイブリットスイッチ装
置。 - 【請求項７】 前記パケットスイッチが、ＡＴＭ・Ｉ／
Ｆ処理部においてＡＴＭ系データ及びレイヤ２ラベル付
加のそれぞれの処理を行い、この処理によるデータを、
ＴＤＭスイッチを通過させ、 その後、インターフェース処理の条件を統一して、レイ
ヤ２フレーム検出、及び宛先解決処理を行い、パケット
及びＡＴＭのデータを共通のＧＦＰパケットプロトコル
でスイッチングを行うことを特徴とする請求項４に記載
のハイブリットスイッチ装置。 - 【請求項８】 前記ＳＤＨローオ−ダ系おけるトラヒッ
クのスイッチングを行うための、ＴＤＭ・Ｉ／Ｆ処理部
を互換可能に構成するためのＶＴスイッチを、さらに備
えることを特徴とする請求項１に記載のハイブリットス
イッチ装置。 - 【請求項９】 前記互換可能な構成のＴＤＭ・Ｉ／Ｆ処
理部と、前記パケットスイッチ及びＡＴＭスイッチと
が、 それぞれ個別の回路基板上に所要の電子部品を表面実装
して構成され、 このそれぞれの実装回路基板を、他の回路基板上に表面
実装したそれぞれのコネクタに差し込んで配置し、 前記パケットスイッチ及びＴＤＭスイッチと、ＴＤＭス
イッチとの間を、前記コネクタの接続ピンを前記他の回
路基板上の配線パターンをもって接続したことを特徴と
する請求項１に記載のハイブリットスイッチ装置。 - 【請求項１０】 前記パケットデータ系プロトコル処理
は、 ＨＤＬＣ終端及び生成の処理であるデータリンク層のＴ
ＣＰ／ＩＰプロトコルのハイレベルデータリンク制御手
順を実行し、かつ、 ＰＰＰ終端及び生成の処理が、データリンク層のＴＣＰ
／ＩＰプロトコルのモデムによるインターネット接続に
使用するプロトコルであることを特徴とする請求項２に
記載のハイブリットスイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007082A JP3578085B2 (ja) | 2001-01-15 | 2001-01-15 | ハイブリットスイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007082A JP3578085B2 (ja) | 2001-01-15 | 2001-01-15 | ハイブリットスイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217946A true JP2002217946A (ja) | 2002-08-02 |
| JP3578085B2 JP3578085B2 (ja) | 2004-10-20 |
Family
ID=18874881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001007082A Expired - Fee Related JP3578085B2 (ja) | 2001-01-15 | 2001-01-15 | ハイブリットスイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3578085B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005086414A1 (fr) * | 2004-03-08 | 2005-09-15 | Huawei Technologies Co., Ltd. | Controleur de reseautage en mode de transfert asynchrone et systeme de reseau de communication |
| KR100665096B1 (ko) | 2004-12-06 | 2007-01-04 | 한국전자통신연구원 | Ｔｄｍ 데이터 변환 장치 및 그 방법과 그를 이용한 통합스위칭 시스템 |
| GB2455711A (en) * | 2007-12-17 | 2009-06-24 | Zarlink Semiconductor Inc | Scalable VoIP telephone line circuit with cascadable expansion bus |
-
2001
- 2001-01-15 JP JP2001007082A patent/JP3578085B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005086414A1 (fr) * | 2004-03-08 | 2005-09-15 | Huawei Technologies Co., Ltd. | Controleur de reseautage en mode de transfert asynchrone et systeme de reseau de communication |
| US7773612B2 (en) | 2004-03-08 | 2010-08-10 | Huawei Technologies Co., Ltd. | Networking controller, device and communication network system of asynchronous transfer mode |
| KR100665096B1 (ko) | 2004-12-06 | 2007-01-04 | 한국전자통신연구원 | Ｔｄｍ 데이터 변환 장치 및 그 방법과 그를 이용한 통합스위칭 시스템 |
| GB2455711A (en) * | 2007-12-17 | 2009-06-24 | Zarlink Semiconductor Inc | Scalable VoIP telephone line circuit with cascadable expansion bus |
| US7843954B2 (en) | 2007-12-17 | 2010-11-30 | Zarlink Semiconductor Inc. | Scaleable VoIP telephone line circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3578085B2 (ja) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6956847B2 (en) | Multi-rate, multi-protocol, multi-port line interface for a multiservice switching platform | |
| US7460482B2 (en) | Master-slave communications system and method for a network element | |
| US7106968B2 (en) | Combined SONET/SDH and OTN architecture | |
| US7173930B2 (en) | Transparent flexible concatenation | |
| JP5883509B2 (ja) | 時分割多重信号をスイッチングするためのネットワーク要素 | |
| US7339936B2 (en) | Switching device for telecommunication networks | |
| KR20110105823A (ko) | 시분할 멀티플렉스 신호들을 스위칭하기 위한 분할 및 재조립（ｓａｒ）기능을 구비한 확장가능 네트워크 소자 | |
| US7209477B2 (en) | Multi-subshelf control system and method for a network element | |
| US6314097B1 (en) | Transmission device | |
| EP1705817B1 (en) | Apparatus for transmitting data using virtual concatenation | |
| JP3578085B2 (ja) | ハイブリットスイッチ装置 | |
| JP2002503056A (ja) | バーチャル・スター・ネットワーク | |
| US7778285B2 (en) | Method and apparatus for extraction and insertion of plesiochronous overhead data | |
| JP3569914B2 (ja) | ハイブリッドスイッチ装置 | |
| KR100554170B1 (ko) | 티디엠 회선 트래픽과 아이피 데이터 트래픽을인터페이스하는 장치 및 방법 | |
| US6915348B1 (en) | Validation of a connection between arbitrary end-points in a communications network using an augmented SPE | |
| US8891369B2 (en) | Network node and method of operating a network node | |
| EP1298867B1 (en) | Master-slave communication system and method for a network element | |
| JP4537889B2 (ja) | 多重化伝送システム及び多重化伝送制御方法 | |
| JPH0974397A (ja) | クロスコネクト回路およびこれを用いた端局装置 | |
| EP1298852A2 (en) | Multi-subshelf control system and method for a network element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |