JP3578085B2 - ハイブリットスイッチ装置 - Google Patents
ハイブリットスイッチ装置 Download PDFInfo
- Publication number
- JP3578085B2 JP3578085B2 JP2001007082A JP2001007082A JP3578085B2 JP 3578085 B2 JP3578085 B2 JP 3578085B2 JP 2001007082 A JP2001007082 A JP 2001007082A JP 2001007082 A JP2001007082 A JP 2001007082A JP 3578085 B2 JP3578085 B2 JP 3578085B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- processing
- packet
- atm
- tdm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ＴＤＭ（時分割多重）系、パケット系及びＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ 非同期転送モード）セル系の多様なトラヒック種別のデータを振り分けるための切り替え（適宜、スイッチングと記載する）を行うハイブリットスイッチ装置に関する。
【０００２】
【従来の技術】
従来、異種データ同時処理装置としては、例えば、特開平１１−１３６２４６公報例に開示された構成が知られている。
図９は従来の異種データ同時処理装置の構成を示すブロック図である。
図９において、この異種データ同時処理装置は、入力データ及び出力データをインターフェース（以下、Ｉ／Ｆと記載する）処理するためのＩ／Ｆ処理部６１−１，６１−２，６１−３，６１−４，６１−５と、このＩ／Ｆ処理部６１−１〜６１−５からのデータが入力されて時分割（ＴＤＭ）で振り分けるための切り替え（ＴＤＭスイッチング）を処理するＴＤＭスイッチ６２とが設けられている。
【０００３】
さらに、この異種データ同時処理装置は、Ｉ／Ｆ処理部６１−１〜６１−５からのデータが入力されてパケットを振り分けるための切り替え（パケットスイッチング）を処理するパケットスイッチ６３が設けられている。このパケットスイッチ６３は予めスイッチング容量が定められている。また、この装置は、ＴＤＭスイッチ６２及びパケットスイッチ６３からのデータをインターフェース処理するＩ／Ｆ処理部６１−６〜６１−７，６１−８，６１−９…６１−ａが設けられている。
【０００４】
この構成において、Ｉ／Ｆ処理部６１−１〜６１−５，ＴＤＭスイッチ６２，パケットスイッチ６３，Ｉ／Ｆ処理部６１−６〜６１−ａは、例えば、それぞれ個別の回路基板上に電子部品を表面実装して構成されるものである。また、このそれぞれの実装回路基板を、他の回路基板上に表面実装した、各部ごとに個別の複数のコネクタ（適宜、スロットと記載する）に差し込んで配置している。
【０００５】
なお、図中では、コネクタＴ１〜Ｔ４によって、各部の回路基板を個々に装着する複数のコネクタを総称的に図示した。
【０００６】
この異種データ同時処理装置は、ＴＤＭスイッチ６２及びパケットスイッチ６３の並列配置によって、パケットスイッチ６３に送信すべきトラヒック種別のデータが、ＴＤＭスイッチ６２を通過させずにＩ／Ｆ処理部６１−１〜５から直接パケットスイッチ６３へ送信している。
【０００７】
この構成では、パケットスイッチ６３のスイッチング容量が、装置への搭載時において一定値に規定されている。換言すれば、スイッチング容量を以後において段階的に増加させることが出来ない。また、パケットスイッチ６３の搭載によって配線接続数が多くなり複雑な配線構成となる。これは、パケットスイッチ６３でスイッチングを行う前後にデータが一度ＴＤＭスイッチ６２を通過しておらず、パケットスイッチ６３をＴＤＭスイッチ６２と並列配置してパケットスイッチ６３とＩ／Ｆ処理部６１−１〜６１−５を直接接続しているためである。
【０００８】
また、図９に示す構成では、同一のインターフェースポート上で異種のトラヒックデータを、チャネル（ＣＨ）単位で多重するチャネルライズド（Ｃｈａｎｎｅｌｉｚｅｄ） Ｉ／Ｆ処理が困難である。これは、パケットスイッチ６３でスイッチングを行う前後において、データがＴＤＭスイッチ６２を通過しないためである。換言すれば、パケットスイッチ６３及びＴＤＭスイッチ６２のそれぞれが、入力データを多重化又は逆方向のデータ分離を行うためのチャネルライズドＩ／Ｆ処理部（Ｉ／Ｆ処理部６１−１〜５，Ｉ／Ｆ処理部６１−６〜６１−ａ）が別途に必要となる。
【０００９】
【発明が解決しようとする課題】
このような上記従来例の異種データ同時処理では次の欠点があり、その改善が望まれている。
（１）パケットスイッチ６３のスイッチング容量が、その搭載時に一定値に規定され、その後でスイッチング容量を段階的に増加させることが出来ない。したがって、トランスポート網における多様なトラヒック種別のデータ伝送が効率良く処理できないことになる。
【００１０】
（２）ＴＤＭスイッチ６２とともに、パケットスイッチ６３の両方を搭載する必要があり、このため配線接続が複雑化（接続配線数が増加）する。
【００１１】
（３）同一Ｉ／Ｆポート上で異種のトラヒックデータを、チャネル（ＣＨ）単位で多重するチャネルライズドＩ／Ｆ処理が容易に実現できない。
【００１２】
本発明は、このような従来の技術における課題を解決するものであり、ＴＤＭ系、パケット系及びＡＴＭセル系の多様なトラヒック種別のデータ伝送が効率よく処理され、そのパケットスイッチ及びＡＴＭスイッチの各スイッチング容量をトラヒックの状況に応じて段階的に増加できるハイブリットスイッチ装置の提供を目的とする。
【００１３】
さらに、本発明は、パケットスイッチ及びＡＴＭスイッチの増設に伴うインターフェース部とスイッチ部との間の配線数の増加を抑えることが出来るとともに、同一のＩ／Ｆポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理が容易になるハイブリットスイッチ装置の提供を他の目的とする。
【００１４】
【課題を解決するための手段】
上記課題を達成するために、本発明のハイブリットスイッチ装置は、入力データのＳＤＨ終端及び出力データのＳＤＨ生成を処理する複数のＴＤＭ・Ｉ／Ｆ処理部と、このＴＤＭ・Ｉ／Ｆ処理部のポート間相互と、ＴＤＭ・Ｉ／Ｆ処理部のポートとパケットスイッチ及びＡＴＭスイッチとの間のスイッチングを行うＴＤＭスイッチと、パケット系データの終端処理とスイッチングを行い、このスイッチング容量に応じた数が配置される複数のパケットスイッチと、ＡＴＭ系データの終端処理とスイッチングを行い、かつ、スイッチング容量に応じた数が配置される複数のＡＴＭスイッチとを備え、ＴＤＭ・Ｉ／Ｆ処理部と、パケットスイッチ及びＡＴＭスイッチとが互換可能に構成されるとともに、パケットスイッチ及びＡＴＭスイッチと、ＴＤＭスイッチとの接続が、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭスイッチとの間と同一の接続配線を共用し、かつ、同一のインターフェースポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部上で実行する構成である。
【００１５】
本発明の装置は、前記パケットスイッチとして、ＳＤＨ終端及び生成を処理するＴＤＭスイッチＩ／Ｆ処理部と、パケット検出、パケットデータ系プロトコル処理、及びＰＰＰ終端と生成を処理するデータリンクレイヤ処理部と、抽出したパケットを多重化するパケット多重処理部と、スイッチングのための宛先を決定する宛先解決処理部と、パケットに対するスイッチングを行うパケットスイッチング部と、データリンクレイヤ送信側処理又はＡＴＭセル化処理を選択する処理選択回路と、パケットの入力データをＡＴＭセル化して出力するＡＴＭセル化処理部とを備える構成としてある。
【００１６】
本発明の装置は、前記ＡＴＭスイッチとして、ＳＤＨ終端と生成を処理するＴＤＭスイッチＩ／Ｆ処理部と、ＡＴＭセルの同期を確立するためのＡＴＭ終端処理部と、ＯＡＭの保守運用のための処理を行うＯＡＭ処理部と、スイッチングのための宛先解決を行う宛先解決処理部と、ＡＴＭセルのスイッチングを行うＡＴＭスイッチング部と、データリンクレイヤ送信側の処理又はＡＴＭセル化を処理し、かつ、この処理の一方の選択を行う処理選択回路と、パケット入力のデータをＡＴＭセル化して出力するＡＴＭセル化処理部と、ＨＤＬＣ生成及び／又はＰＰＰ生成を処理するデータリンクレイヤ送信側処理部と、パケットスイッチングを行うパケットスイッチング部と、送信側データリンクレイヤ又はＡＴＭセル化の処理の一方を選択する処理選択回路と、パケットの入力データをＡＴＭセル化して出力するＡＴＭセル化処理部とを備える構成としてある。
【００１７】
本発明の装置は、前記ＴＤＭスイッチに接続されるパケットＩ／Ｆ処理部とＡＴＭ・Ｉ／Ｆ処理部とからなるサブスイッチ部を、ＴＤＭ・Ｉ／Ｆ処理部と互換可能な構成によって、さらに設け、この複数種のサズスイッチ部をパケットスイッチで統一して処理する構成としてある。
【００１８】
本発明の装置は、前記パケットＩ／Ｆ処理部が、パケット系データ及びレイヤ２ラベル付加のそれぞれの処理を行う構成としてある。
【００１９】
本発明の装置は、前記ＡＴＭ・Ｉ／Ｆ処理部が、ＡＴＭ系データ及びレイヤ２ラベル付加のそれぞれの処理を行ったデータが、ＴＤＭスイッチを通過する構成としてある。
【００２０】
本発明の装置は、前記パケットスイッチが、ＡＴＭ・Ｉ／Ｆ処理部においてＡＴＭ系データ及びレイヤ２ラベル付加のそれぞれの処理を行い、この処理によるデータを、ＴＤＭスイッチを通過させ、その後、インターフェース処理の条件を統一して、レイヤ２フレーム検出、及び宛先解決処理を行して、パケット及びＡＴＭのデータを共通のＧＦＰパケットプロトコルでスイッチングを行う構成としてある。
【００２１】
本発明の装置は、前記ＳＤＨローオ−ダ系におけるトラヒックのスイッチングを行うための、ＴＤＭ・Ｉ／Ｆ処理部を互換可能に構成するためのＶＴスイッチを、さらに備える構成としてある。
【００２２】
本発明の装置は、前記互換可能な構成のＴＤＭ・Ｉ／Ｆ処理部と、パケットスイッチ及びＡＴＭスイッチとが、それぞれ個別の回路基板上に所要の電子部品を表面実装して構成され、このそれぞれの実装回路基板を、他の回路基板上に表面実装したそれぞれのコネクタに差し込んで配置し、パケットスイッチ及びＴＤＭスイッチと、ＴＤＭスイッチとの間を、コネクタの接続ピンを他の回路基板上の配線パターンをもって接続した構成としてある。
【００２３】
本発明の装置は、前記パケットデータ系プロトコル処理が、ＨＤＬＣ終端及び生成の処理であるデータリンク層のＴＣＰ／ＩＰプロトコルのハイレベルデータリンクの制御手順を実行し、かつ、ＰＰＰ終端及び生成の処理を、データリンク層のＴＣＰ／ＩＰプロトコルのモデムによるインターネット接続に使用するプロトコルとする構成としてある。
【００２４】
このような構成の本発明は、パケットスイッチ及びＡＴＭスイッチの、例えば実装回路基板が、ＴＤＭ・Ｉ／Ｆ処理部の、例えば実装回路基板とをネクタ（スロット）などへの装着変更によって互換する構成としている。さらに、パケットスイッチ及びＡＴＭスイッチにてスイッチングを行う前後でデータが一度ＴＤＭスイッチを通過している。
【００２５】
したがって、ＴＤＭ系、パケット系及びＡＴＭセル系の多様なトラヒック種別のデータ伝送が効率よく処理され、そのパケットスイッチ及びＡＴＭスイッチの各スイッチング容量をトラヒックの状況に応じて段階的に増加できるようになる。
【００２６】
また、本発明のハイブリットスイッチ装置は、パケットスイッチ及びＡＴＭスイッチとＴＤＭスイッチとの接続を、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭスイッチとの間における接続配線を共用している。例えば、コネクタを回路基板に設け、この接続ピン接続する配線パターンを共用している。
【００２７】
したがって、パケットスイッチ及びＡＴＭスイッチの増設に伴う配線数の増加を抑えることが出来るようになる。
【００２８】
また、本発明のハイブリットスイッチ装置は、パケットスイッチ及びＡＴＭスイッチでスイッチングを行う前後で各データが一度ＴＤＭスイッチを経由する構成としている。
【００２９】
したがって、ＴＤＭスイッチにおいてチャネル（ＣＨ）ごとの異種データの多重化及び分離が可能になる。
【００３０】
さらに、同一のインターフェース上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理が容易に出来るようになる。
【００３１】
【発明の実施の形態】
次に、本発明のハイブリットスイッチ装置の実施形態を、図面を参照して詳細に説明する。
図１は本発明のハイブリットスイッチ装置の実施形態における構成を示すブロック図である。
図１において、このハイブリットスイッチ装置は、入力データのＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ） 終端、及び出力データのＳＤＨ生成を処理するＴＤＭ・Ｉ／Ｆ処理部１−１，１−２…１−ｊが設けられている。なお、ＳＤＨは、例えば、５０Ｍｂｐｓ，１５０Ｍｂｐｓ，６００Ｍｂｐｓ，２．４Ｇｂｐｓの高速ＴＤＭデータを収容する統一ハイアラーキである。
【００３２】
さらに、このハイブリットスイッチ装置は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊのポート間相互のスイッチング、及びＴＤＭ・Ｉ／Ｆポートとパケットスイッチ及びＡＴＭスイッチと間のスイッチングを行うＴＤＭスイッチ２が設けられ、さらに、パケット系データの終端処理とスイッチングを行うパケットスイッチ３−１…３−ｋとともに、ＡＴＭ系データの終端処理とスイッチングを行うＡＴＭスイッチ４−１…４−ｍが設けられている。
【００３３】
なお、このパケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍは、必要なスイッチ容量に応じて、その数が配置（増設）される。また、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍは、それぞれ個別の回路基板上に電子部品を表面実装して構成されるものである。また、このそれぞれの実装回路基板を、他の回路基板上に表面実装したそれぞれをコネクタＴ（適宜、スロットＴと記載する）に差し込んで配置している。
【００３４】
この場合、パケットスイッチ３−１…３−ｋ及びＴＤＭスイッチ４−１…４−ｍとＴＤＭスイッチ２との間をコネクタＴの接続ピンを前記した他の回路基板上の配線パターンをもって接続している。この実施形態では、この配線パターンの数、すなわち、配線数の増加を抑えるようにしている。
【００３５】
このようなパケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍの、例えば実装回路基板は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例えば実装回路基板を、そのスロットＴへの装着を変更することによって互換できる構成である。この場合、ＴＤＭスイッチ２との接続は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊとＴＤＭスイッチ２との間の配線、例えば、スロットＴを設けた回路基板における配線パターンを共用している。また、同一のインターフェースポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ上で多重化することによって行っている。
【００３６】
図２はパケットスイッチ３−１…３−ｋの詳細な構成を示すブロック図である。
図２を参照すると、このパケットスイッチ３−１…３−ｋは、ＳＤＨ終端及び生成の処理を行うＴＤＭスイッチＩ／Ｆ処理部６とともに、パケット検出とパケットデータ系プロトコル処理及びＰＰＰ（Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔ Ｐｒｏｔｏｃｏｌ） 終端及び生成の処理を行うデータリンクレイヤ処理部７とが設けられている。
【００３７】
ここでのパケットデータ系プロトコル処理は、例えば、ＨＤＬＣ（Ｈｉｇｈ−ｌｅｖｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏｌ Ｐｒｏｃｅｄｕｒｅ）終端及び生成であり、データリンク層のＴＣＰ／ＩＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ） プロトコルの一種であるハイレベルデータリンクの制御手順を実行する。また、ＰＰＰ終端及び生成の処理は、データリンク層のＴＣＰ／ＩＰプロトコルの一種であるモデムでのインターネット接続などにおけるプロトコルの実行である。
【００３８】
また、図２を参照すると、このパケットスイッチ３−１…３−ｋは、抽出したパケットを多重化するパケット多重処理部８と、スイッチングのための宛先を決定する処理（適宜、宛先解決と記載する）を行う宛先解決処理部９とが設けられている。さらに、パケットスイッチ３−１…３−ｋには、パケットスイッチングを行うパケットスイッチング部１０とともに、データリンクレイヤ送信側処理又はＡＴＭセル化処理を選択する処理選択回路１１を備え、かつ、パケットの入力データをＡＴＭセル化して出力するためのＡＴＭセル化処理部１２とが設けられている。
【００３９】
図３はＡＴＭスイッチ４−１…４−ｍの詳細な構成を示すブロック図である。図３において、このＡＴＭスイッチ４−１…４−ｍには、ＳＤＨ終端及び生成を処理するＴＤＭスイッチＩ／Ｆ処理部１３とともに、ＡＴＭセル同期を確立するためのＡＴＭ終端処理部１４とが設けられ、かつ、ＯＡＭ（Ｏｐｅｒａｔｉｏｎ ａｎｄ Ｍａｉｎｔｅｎａｎｃｅ） の保守運用のための処理を行うＯＡＭ処理部１５とが設けられている。
【００４０】
さらに、このＡＴＭスイッチ４−１…４−ｍには、スイッチングのための宛先を決定する処理（宛て先解決）を行う宛先解決処理部１６とともに、ＡＴＭセルのスイッチングを行うＡＴＭスイッチング部１７とが設けられ、かつ、データリンクレイヤ送信側処理又はＡＴＭセル化処理の選択を行う処理選択回路１８とが設けられている。
【００４１】
さらに、このＡＴＭスイッチ４−１…４−ｍには、パケットの入力データをＡＴＭセル化して出力するためのＡＴＭセル化処理部１９とともに、ＨＤＬＣ生成やＰＰＰ生成を処理するデータリンクレイヤ送信側処理部２０とが設けられている。さらに、パケットスイッチングを行うパケットスイッチング部１０とともに、データリンクレイヤ送信側処理またはＡＴＭセル化処理を選択する処理選択回路１１とが設けられている。また、パケットの入力データをＡＴＭセル化して出力するためのＡＴＭセル化処理部１２が設けられている。
【００４２】
次に、この実施形態の動作について説明する。
図１を参照して概略の動作について説明する。
図１のハイブリットスイッチ装置は、ＴＤＭ系データを処理する場合、ＴＤＭの入力データをＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊによってＳＤＨ終端処理を行う。その後、ＴＤＭスイッチ２がスイッチングを実行して、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊから出力する。
【００４３】
次に、図１のハイブリットスイッチ装置が、パケット系データを処理する場合は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊがＳＤＨ終端処理を行う。その後、ＴＤＭスイッチ２、パケットスイッチ３−１…３−ｋ，ＴＤＭスイッチ２の順序でスイッチング処理を実行してＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊから出力する。
【００４４】
さらに、図１のハイブリットスイッチ装置が、ＡＴＭ系データを処理する場合は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊが終端処理を行う。その後、ＴＤＭスイッチ２、ＡＴＭスイッチ４−１…４−ｍ，ＴＤＭスイッチ２の順序でスイッチング処理を実行してＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊから出力する。
【００４５】
この場合、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ２の、例えば実装回路基板は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例えば実装回路基板とスロットＴへの装着を変更して互換できるようになっており、ＴＤＭスイッチ１−１〜１−１−ｊとの接続は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊとＴＤＭスイッチ２間と同一の配線（例えば、スロットＴを設けた回路基板上の配線パターン）を共用する。
【００４６】
このようなパケット系及びＡＴＭ系のデータ処理、及びその動作経路とともに、配線接続構成によって、トランスポート網を伝送するトラヒック状況に対応して、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ２の各スイッチング容量を変更できる。すなわち、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ２は、トラヒック量の増大化に応じて段階的に増加できるようになり、これらのスイッチ増設に伴うＡＴＭスイッチ２とパケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍとを接続する配線数の増加を抑えることが可能になる。
【００４７】
さらに、データ処理経路及び、その装置構成によってＴＤＭ系、パケット系、ＡＴＭ系の異種のトラヒックデータを、ＴＤＭスイッチ２が、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ２の各宛先に振り分け（スイッチング）、また、それぞれのパケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ２での個別処理終了後にＴＤＭスイッチ２が、同一の宛先へスイッチングを実行する。そして、同一のインターフェースポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズド（Ｃｈａｎｎｅｌｉｚｅｄ） Ｉ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの搭載のみで容易に処理できるようになる。
【００４８】
次に、この動作の要部を詳細に説明する。
図２に示すパケットスイッチ３−１…３−ｋ、及び図３に示すＡＴＭスイッチ４−１…４−ｍの、例えば実装回路基板と、図１に示すＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例えば実装回路基板は、スロットＴへの装着変更による互換が可能である。このため、トラヒック量が増大化した場合の増設時は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例えば実装回路基板をスロットＴに対して差し替える。
【００４９】
このときトランスポート網を伝送するトラヒックデータ種別の比率の状態によってパケットスイッチ３−１…３−ｋにおける「ｋ値」、及びＡＴＭスイッチ４−１…４−ｍにおける「ｍ値」を調整する。換言すれば、実装回路基板の数を変更して、そのスロットＴへの装着を行う。例えば、段階的に増加することが出来る。また、「ｋ値」、「ｍ値」の増加によって、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの「ｊ値」を削減できる。換言すれば、実装回路基板の数が削減される。このようにスロットＴに装着するパケットスイッチ３−１…３−ｋ、及びＡＴＭスイッチ４−１…４−ｍの実装回路基板における枚数の組み合わせの自由度が得られる。
【００５０】
また、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍとＴＤＭスイッチ２との間の接続は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊからＴＤＭスイッチ２までの接続（例えば、回路基板上の配線パターン）を共用できるようになり、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍの増設に伴う配線数の増加を抑えることが出来るようになる。
【００５１】
さらに、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍとＴＤＭスイッチ２において、パケット処理やＡＴＭ処理を終了したデータをＳＤＨデータと合わせてＴＤＭスイッチ２が、チャネル単位で同一の宛先へスイッチングできるようになる。これによって、同一のインターフェースポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊが処理できるようになる。
【００５２】
同様に逆方向のデータ処理では、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ上で、チャネルライズドＩ／Ｆ処理として、入力データをＴＤＭスイッチ２が、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ、パケットスイッチ３−１…３−ｋ、及びＡＴＭスイッチ４−１…４−ｍ中の適切な箇所にスイッチングして、逆方向の処理を行う。これによって、別種のチャネルライズドＩ／Ｆ処理部を追加せずに、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊのみで、そのチャネルライズドＩ／Ｆ処理を容易に実行できるようになる。
【００５３】
図１において、ＴＤＭデータは、その入力データがＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊでＳＤＨフレーム終端処理されて、ＴＤＭスイッチ２でパケットスイッチ３−１…３−ｋへスイッチングされる。パケットスイッチ３−１…３−ｋでは、図２に示すようにＴＤＭスイッチＩ／Ｆ処理部６でチャネル分離を行い、さらに、データリンクレイヤ処理部７でパケットを抽出し、かつ、ＨＤＬＣ処理やＰＰＰ処理を行う。このＨＤＬＣ処理やＰＰＰ処理の後に、スイッチング後のパケット再構築のためにパケット多重処理部８でパケット多重化を行う。
【００５４】
さらに、宛先解決処理部９で、設定情報を参照して宛先解決を行い、パケットスイッチング部１０で宛先にかかる実際のスイッチングを実行する。また、パケットの入力データを、パケット出力する場合とＡＴＭセル出力する場合がある。この一方の選択を処理選択回路１１が決定する。さらに、パケットで出力する場合は、データリンクレイヤ処理部７がＨＤＬＣやＰＰＰの生成処理を行う。
【００５５】
また、ＡＴＭセルとして出力する場合は、図２のＡＴＭセル化処理部１２でのＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ 循環冗長チエック）演算によってＡＴＭセルヘッダ部を検出し、さらに、ＡＴＭセルペイロード部のスクランブル演算後にＡＴＭセル化を行う。この両方の演算によるデータをＴＤＭスイッチＩ／Ｆ処理部６にマッピングしてＴＤＭスイッチ２へ送信する。ＴＤＭスイッチ２は、出力ポートであるＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊへスイッチングし、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊでＳＤＨフレームを生成して出力する。
【００５６】
図１において、ＡＴＭ系データが、ＳＤＨフレーム上にマッピングして入力され、かつ、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊがＳＤＨフレーム終端を処理する。その後、ＴＤＭスイッチ２で、ＡＴＭスイッチ４−１…４−ｍへのスイッチングを行う。ＡＴＭスイッチ４−１…４−ｍでは、図３に示すＴＤＭスイッチＩ／Ｆ処理部１３が、チャネル分離を処理し、さらに、ＡＴＭ終端処理部１４でＣＲＣ演算によるＴＭセルヘッダ検出し、かつ、ＡＴＭセルペイロードのディススクランブル演算を行う。さらに、ＯＡＭ処理部１５が保守運用上で必要なＯＡＭセルの処理を実行する。また、宛先解決処理部１６が設定情報を参照して宛先解決を行い、さらに、ＡＴＭスイッチング部１７で宛て先への実際のスイッチングを行う。
【００５７】
また、図１において、ＡＴＭスイッチ４−１…４−ｍＡＴＭセルの入力データをＡＴＭセルとして出力する場合と、パケットとして出力する場合がある。このため、このいずれかの出力処理を図３に示す処理選択回路１８が選択する。この出力選択において、ＡＴＭセルとして出力する場合は、ＡＴＭセル化処理部１９でＡＴＭセルヘッダ部のＣＲＣ演算とＡＴＭセルペイロード部のスクランブル演算とを行ってＡＴＭセル化の処理を行う。
【００５８】
また、図１においてパケットとして出力する場合は、図３のデータリンクレイヤ送信側処理部２０が、ＨＤＬＣやＰＰＰの生成処理を行う。また、このＡＴＭセル化の処理のデータ及びＨＤＬＣやＰＰＰの生成処理のデータを、ＴＤＭスイッチＩ／Ｆ処理部１３がＳＤＨに対するマッピングを行ってＴＤＭスイッチ２へ送信する。ＴＤＭスイッチ２は、出力ポートであるＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊへスイッチングし、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊでＳＤＨフレームを生成して出力する。
【００５９】
次に、他の実施形態について説明する。
図４はハイブリットスイッチ装置の他の実施形態における構成を示すブロック図であり、図５は図４中のパケットＩ／Ｆ処理部２６−１…２６−ｑの詳細な構成を示すブロック図である。また、図６に示すＡＴＭ・Ｉ／Ｆ処理部２７−１…２７−ｒの詳細な構成を示すブロック図であり、図７に示すパケットスイッチ２９−１…２９−ｓの詳細な構成を示すブロック図である。
【００６０】
図４のハイブリットスイッチ装置は、図１から図３に示した実施形態の構成に対して、新たにパケットＩ／Ｆ処理部２６−１…２６−ｑとＡＴＭ・Ｉ／Ｆ処理部２７−１…２７−ｒからなるサブスイッチング部をＴＤＭ・Ｉ／Ｆ処理部２５−１…２５−ｐの、例えば、実装回路基板が装着される互換用のスロットＴに装着している。そして、この複数種の搭載によるサズスイッチ部をパケットスイッチ２９−１…２９−ｓに統一して処理している。
【００６１】
なお、図４中のＴＤＭスイッチ２８は、図１中のＴＤＭスイッチ２と基本的に同様の動作であり、また、ＴＤＭ・Ｉ／Ｆ処理部２５−１…２５ｐは、図１中のＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊと基本的に同様の動作である。
【００６２】
図５において、このパケットＩ／Ｆ処理部２６−１…２６−ｑは、ＳＤＨ終端処理部３０と、データリンクレイヤ処理部３１と、パケット多重処理部３２と、Ｌ２ラベル付加部３３と、Ｌ２フレーム付加部３４と、ＴＤＭスイッチＩ／Ｆ処理部３５と、Ｌ２フレーム検出部３６と、Ｌ２終端処理部３７と、ＳＤＨ生成処理部３８とからなる。
【００６３】
また、図６に示すＡＴＭ・Ｉ／Ｆ処理部２７−１…２７−ｒは、ＳＤＨ終端処理部３９と、ＡＴＭ終端処理部４０と、ＯＡＭ処理部４１と、ＡＬＬ終端処理部４２と、Ｌ２ラベル付加部４３と、Ｌ２フレーム付加部４４と、ＴＤＭスイッチＩ／Ｆ処理部４５と、Ｌ２フレーム検出部４６と、Ｌ２終端処理部４７と、ＡＬＬ処理部４８と、ＡＴＭ生成処理部４９と、ＳＤＨ生成処理部５０とからなる。
【００６４】
図７に示すパケットスイッチ２９−１…２９−ｓは、ＴＤＭスイッチＩ／Ｆ処理部５１と、Ｌ２フレーム検出部５２と、宛先解決部５３と、パケットスイッチング部５４と、Ｌ２フレーム付加部５５とからなる。
【００６５】
図４から図７において、図４に示すパケットＩ／Ｆ処理部２６−１…２６−ｑは、図５の構成において、パケット系データ処理及びレイヤ２ラベルの付加処理を行う。そして、図６に示すＡＴＭＩ／Ｆ処理部２７−１…２７−ｒがＡＴＭ系データを処理し、及びレイヤ２ラベルの付加処理を行って、ＴＤＭスイッチ２８を通過させる。
【００６６】
その後、図７に示すパケットスイッチ２９−１…２９−ｓとのインターフェース処理条件を統一する。このパケットスイッチ２９−１…２９−ｓでは、レイヤ２フレーム検出、及び宛先解決処理を行うことによって、パケットデータ、及びＡＴＭデータを共通のＧＦＰ（Ｇｅｎｅｒｉｃ Ｆｒａｍｉｎｇ Ｐｒｏｃｅｄｕｒｅ） パケットプロトコルでスイッチングを行う。
【００６７】
このようにして、スイッチング処理部の種別の削減、及びスイッチング処理部の簡易化が可能になる。この場合、パケットＩ／Ｆ処理部２６−１…２６−ｑの種別は、パケットスイッチ部で取り扱うパケットプロトコルを一種類に限定しているため、チャネルライズドＩ／Ｆ処理も容易になる。
【００６８】
次に、さらに他の実施形態について説明する。
図８はハイブリットスイッチ装置のさらに他の実施形態の構成を示すブロック図である。
図８において、このハイブリットスイッチ装置は、図１から図３に示した実施形態の構成に対して、新たにＶＴ（Ｖｉｒｔｕａｌ Ｔｅｒｍｉｎａｌ 仮想端末）スイッチ６０−１〜６０−ｅをＴＤＭ・Ｉ／Ｆ互換に搭載した点で異なる。
【００６９】
図８において、ＶＴスイッチ６０−１〜６０−ｅ以外の、ＴＤＭ・Ｉ／Ｆ処理部５６−１，５６−２…５６−ｂと、ＴＤＭスイッチ５７と、パケットスイッチ５８−１…５８−ｃと、ＡＴＭスイッチ５９−１…５９−ｄとは、それぞれ図１の対応する各部と基本的に同様の動作である。
【００７０】
図１から図３に示した実施形態では、ＴＤＭデータとして、ＳＤＨのＨｉｇｈｏｒｄｅｒ系（５０Ｍｂｐｓ，１５０Ｍｂｐｓ，６００Ｍｂｐｓ，２．４Ｇｂｐｓ）のトラヒックのスイッチングについて説明している。ここでＶＴスイッチ６０−１〜６０−ｅを、ＳＤＨのＬｏｗ ｏｒｄｅｒ系（１．５Ｍｂｐｓ，２Ｍｂｐｓ，６．３Ｍｂｐｓ）のトラヒックのスイッチングを行うために、ＴＤＭ・Ｉ／Ｆ部ＴＤＭ・Ｉ／Ｆ処理部５６−１〜５６−ｂの互換用のスロットＴに搭載することによって、その処理が可能となる。
【００７１】
なお、この実施形態では、コネクタＴ（スロットＴ）に実装回路基板を挿入して、配置する例をもって説明したが、これに限定されない。すなわち、コネクタＴ（スロットＴ）を用いずに、例えば、一枚の回路基板上に、各部の回路構成を行い、この各回路構成を回路パターンによって接続し、その増設を行うことも本発明に含まれる。さらに、一枚の回路基板上を用いた構成とせずに、各部の実装回路基板をワイヤード接続によって配置することも本発明に含まれる。
【００７２】
【発明の効果】
以上の説明から明らかなように、本発明ハイブリットスイッチ装置によれば、パケットスイッチ及びＡＴＭスイッチと、ＴＤＭ・Ｉ／Ｆ処理部とを互換する構成とし、さらに、パケットスイッチ及びＡＴＭスイッチにてスイッチングを行う前後でデータが一度ＴＤＭスイッチを通過する。
【００７３】
この結果、ＴＤＭ系、パケット系及びＡＴＭセル系の多様なトラヒック種別のデータ伝送が効率よく処理され、そのパケットスイッチ及びＡＴＭスイッチの各スイッチング容量をトラヒックの状況に応じて段階的に増加できるようになるという効果を奏する。
【００７４】
また、本発明のハイブリットスイッチ装置によれば、パケットスイッチ及びＡＴＭスイッチとＴＤＭスイッチとの接続を、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭスイッチとの間における接続配線を共用している。
【００７５】
この結果、ケットスイッチ及びＡＴＭスイッチの増設に伴う配線数の増加を抑えることが出来るという効果を奏する。
【００７６】
さらに、本発明のハイブリットスイッチ装置によれば、パケットスイッチ及びＡＴＭスイッチでスイッチングを行う前後で各データが一度ＴＤＭスイッチを経由する構成としている。
【００７７】
この結果、ＴＤＭスイッチにおいてチャネル（ＣＨ）ごとの異種データの多重化及び分離が可能になるとともに、同一のインターフェース上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理が容易にできるという効果を奏する。
【図面の簡単な説明】
【図１】本発明のハイブリットスイッチ装置の実施形態における構成を示すブロック図である。
【図２】図１中のパケットスイッチ部の詳細な構成を示すブロック図である。
【図３】図１中のＡＴＭスイッチ部の詳細な構成を示すブロック図である。
【図４】他の実施形態の構成を示すブロック図である。
【図５】図４中のパケットＩ／Ｆ処理部の詳細な構成を示すブロック図である。
【図６】図４中のＡＴＭＩ／Ｆ処理部の詳細な構成を示すブロック図である。
【図７】図４中のパケットスイッチの詳細な構成を示すブロック図である。
【図８】さらに他の実施形態の構成を示すブロック図である。
【図９】従来の異種データ同時処理装置の構成を示すブロック図である。
【符号の説明】
１−１〜１−ｊ，２５−１…２５ｐ，５６−１〜５６−ｂ ＴＤＭ・Ｉ／Ｆ処理部
２，２８，５７ ＴＤＭスイッチ
３−１…３−ｋ，２９−１…２９−ｓ，５８−１…５８−ｃ パケットスイッチ
４−１…４−ｍ，５９−１…５９−ｄ ＡＴＭスイッチ
６，１３ ＴＤＭスイッチＩ／Ｆ処理部
７ データリンクレイヤ処理部
８ パケット多重処理部
９，１６ 宛先解決処理部
１０ パケットスイッチング部
１１，１８ 処理選択回路
１２，１９ ＡＴＭセル化処理部
１４ ＡＴＭ終端処理部
１５ ＯＡＭ処理部
１７ ＡＴＭスイッチング部
２０ データリンクレイヤ送信側処理部
２６−１…２６−ｑ パケットＩ／Ｆ処理部
２７−１…２７−ｒ ＡＴＭＩ／Ｆ処理部
６０−１〜６０−ｅ ＶＴスイッチ
【発明の属する技術分野】
本発明は、ＴＤＭ（時分割多重）系、パケット系及びＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ 非同期転送モード）セル系の多様なトラヒック種別のデータを振り分けるための切り替え（適宜、スイッチングと記載する）を行うハイブリットスイッチ装置に関する。
【０００２】
【従来の技術】
従来、異種データ同時処理装置としては、例えば、特開平１１−１３６２４６公報例に開示された構成が知られている。
図９は従来の異種データ同時処理装置の構成を示すブロック図である。
図９において、この異種データ同時処理装置は、入力データ及び出力データをインターフェース（以下、Ｉ／Ｆと記載する）処理するためのＩ／Ｆ処理部６１−１，６１−２，６１−３，６１−４，６１−５と、このＩ／Ｆ処理部６１−１〜６１−５からのデータが入力されて時分割（ＴＤＭ）で振り分けるための切り替え（ＴＤＭスイッチング）を処理するＴＤＭスイッチ６２とが設けられている。
【０００３】
さらに、この異種データ同時処理装置は、Ｉ／Ｆ処理部６１−１〜６１−５からのデータが入力されてパケットを振り分けるための切り替え（パケットスイッチング）を処理するパケットスイッチ６３が設けられている。このパケットスイッチ６３は予めスイッチング容量が定められている。また、この装置は、ＴＤＭスイッチ６２及びパケットスイッチ６３からのデータをインターフェース処理するＩ／Ｆ処理部６１−６〜６１−７，６１−８，６１−９…６１−ａが設けられている。
【０００４】
この構成において、Ｉ／Ｆ処理部６１−１〜６１−５，ＴＤＭスイッチ６２，パケットスイッチ６３，Ｉ／Ｆ処理部６１−６〜６１−ａは、例えば、それぞれ個別の回路基板上に電子部品を表面実装して構成されるものである。また、このそれぞれの実装回路基板を、他の回路基板上に表面実装した、各部ごとに個別の複数のコネクタ（適宜、スロットと記載する）に差し込んで配置している。
【０００５】
なお、図中では、コネクタＴ１〜Ｔ４によって、各部の回路基板を個々に装着する複数のコネクタを総称的に図示した。
【０００６】
この異種データ同時処理装置は、ＴＤＭスイッチ６２及びパケットスイッチ６３の並列配置によって、パケットスイッチ６３に送信すべきトラヒック種別のデータが、ＴＤＭスイッチ６２を通過させずにＩ／Ｆ処理部６１−１〜５から直接パケットスイッチ６３へ送信している。
【０００７】
この構成では、パケットスイッチ６３のスイッチング容量が、装置への搭載時において一定値に規定されている。換言すれば、スイッチング容量を以後において段階的に増加させることが出来ない。また、パケットスイッチ６３の搭載によって配線接続数が多くなり複雑な配線構成となる。これは、パケットスイッチ６３でスイッチングを行う前後にデータが一度ＴＤＭスイッチ６２を通過しておらず、パケットスイッチ６３をＴＤＭスイッチ６２と並列配置してパケットスイッチ６３とＩ／Ｆ処理部６１−１〜６１−５を直接接続しているためである。
【０００８】
また、図９に示す構成では、同一のインターフェースポート上で異種のトラヒックデータを、チャネル（ＣＨ）単位で多重するチャネルライズド（Ｃｈａｎｎｅｌｉｚｅｄ） Ｉ／Ｆ処理が困難である。これは、パケットスイッチ６３でスイッチングを行う前後において、データがＴＤＭスイッチ６２を通過しないためである。換言すれば、パケットスイッチ６３及びＴＤＭスイッチ６２のそれぞれが、入力データを多重化又は逆方向のデータ分離を行うためのチャネルライズドＩ／Ｆ処理部（Ｉ／Ｆ処理部６１−１〜５，Ｉ／Ｆ処理部６１−６〜６１−ａ）が別途に必要となる。
【０００９】
【発明が解決しようとする課題】
このような上記従来例の異種データ同時処理では次の欠点があり、その改善が望まれている。
（１）パケットスイッチ６３のスイッチング容量が、その搭載時に一定値に規定され、その後でスイッチング容量を段階的に増加させることが出来ない。したがって、トランスポート網における多様なトラヒック種別のデータ伝送が効率良く処理できないことになる。
【００１０】
（２）ＴＤＭスイッチ６２とともに、パケットスイッチ６３の両方を搭載する必要があり、このため配線接続が複雑化（接続配線数が増加）する。
【００１１】
（３）同一Ｉ／Ｆポート上で異種のトラヒックデータを、チャネル（ＣＨ）単位で多重するチャネルライズドＩ／Ｆ処理が容易に実現できない。
【００１２】
本発明は、このような従来の技術における課題を解決するものであり、ＴＤＭ系、パケット系及びＡＴＭセル系の多様なトラヒック種別のデータ伝送が効率よく処理され、そのパケットスイッチ及びＡＴＭスイッチの各スイッチング容量をトラヒックの状況に応じて段階的に増加できるハイブリットスイッチ装置の提供を目的とする。
【００１３】
さらに、本発明は、パケットスイッチ及びＡＴＭスイッチの増設に伴うインターフェース部とスイッチ部との間の配線数の増加を抑えることが出来るとともに、同一のＩ／Ｆポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理が容易になるハイブリットスイッチ装置の提供を他の目的とする。
【００１４】
【課題を解決するための手段】
上記課題を達成するために、本発明のハイブリットスイッチ装置は、入力データのＳＤＨ終端及び出力データのＳＤＨ生成を処理する複数のＴＤＭ・Ｉ／Ｆ処理部と、このＴＤＭ・Ｉ／Ｆ処理部のポート間相互と、ＴＤＭ・Ｉ／Ｆ処理部のポートとパケットスイッチ及びＡＴＭスイッチとの間のスイッチングを行うＴＤＭスイッチと、パケット系データの終端処理とスイッチングを行い、このスイッチング容量に応じた数が配置される複数のパケットスイッチと、ＡＴＭ系データの終端処理とスイッチングを行い、かつ、スイッチング容量に応じた数が配置される複数のＡＴＭスイッチとを備え、ＴＤＭ・Ｉ／Ｆ処理部と、パケットスイッチ及びＡＴＭスイッチとが互換可能に構成されるとともに、パケットスイッチ及びＡＴＭスイッチと、ＴＤＭスイッチとの接続が、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭスイッチとの間と同一の接続配線を共用し、かつ、同一のインターフェースポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部上で実行する構成である。
【００１５】
本発明の装置は、前記パケットスイッチとして、ＳＤＨ終端及び生成を処理するＴＤＭスイッチＩ／Ｆ処理部と、パケット検出、パケットデータ系プロトコル処理、及びＰＰＰ終端と生成を処理するデータリンクレイヤ処理部と、抽出したパケットを多重化するパケット多重処理部と、スイッチングのための宛先を決定する宛先解決処理部と、パケットに対するスイッチングを行うパケットスイッチング部と、データリンクレイヤ送信側処理又はＡＴＭセル化処理を選択する処理選択回路と、パケットの入力データをＡＴＭセル化して出力するＡＴＭセル化処理部とを備える構成としてある。
【００１６】
本発明の装置は、前記ＡＴＭスイッチとして、ＳＤＨ終端と生成を処理するＴＤＭスイッチＩ／Ｆ処理部と、ＡＴＭセルの同期を確立するためのＡＴＭ終端処理部と、ＯＡＭの保守運用のための処理を行うＯＡＭ処理部と、スイッチングのための宛先解決を行う宛先解決処理部と、ＡＴＭセルのスイッチングを行うＡＴＭスイッチング部と、データリンクレイヤ送信側の処理又はＡＴＭセル化を処理し、かつ、この処理の一方の選択を行う処理選択回路と、パケット入力のデータをＡＴＭセル化して出力するＡＴＭセル化処理部と、ＨＤＬＣ生成及び／又はＰＰＰ生成を処理するデータリンクレイヤ送信側処理部と、パケットスイッチングを行うパケットスイッチング部と、送信側データリンクレイヤ又はＡＴＭセル化の処理の一方を選択する処理選択回路と、パケットの入力データをＡＴＭセル化して出力するＡＴＭセル化処理部とを備える構成としてある。
【００１７】
本発明の装置は、前記ＴＤＭスイッチに接続されるパケットＩ／Ｆ処理部とＡＴＭ・Ｉ／Ｆ処理部とからなるサブスイッチ部を、ＴＤＭ・Ｉ／Ｆ処理部と互換可能な構成によって、さらに設け、この複数種のサズスイッチ部をパケットスイッチで統一して処理する構成としてある。
【００１８】
本発明の装置は、前記パケットＩ／Ｆ処理部が、パケット系データ及びレイヤ２ラベル付加のそれぞれの処理を行う構成としてある。
【００１９】
本発明の装置は、前記ＡＴＭ・Ｉ／Ｆ処理部が、ＡＴＭ系データ及びレイヤ２ラベル付加のそれぞれの処理を行ったデータが、ＴＤＭスイッチを通過する構成としてある。
【００２０】
本発明の装置は、前記パケットスイッチが、ＡＴＭ・Ｉ／Ｆ処理部においてＡＴＭ系データ及びレイヤ２ラベル付加のそれぞれの処理を行い、この処理によるデータを、ＴＤＭスイッチを通過させ、その後、インターフェース処理の条件を統一して、レイヤ２フレーム検出、及び宛先解決処理を行して、パケット及びＡＴＭのデータを共通のＧＦＰパケットプロトコルでスイッチングを行う構成としてある。
【００２１】
本発明の装置は、前記ＳＤＨローオ−ダ系におけるトラヒックのスイッチングを行うための、ＴＤＭ・Ｉ／Ｆ処理部を互換可能に構成するためのＶＴスイッチを、さらに備える構成としてある。
【００２２】
本発明の装置は、前記互換可能な構成のＴＤＭ・Ｉ／Ｆ処理部と、パケットスイッチ及びＡＴＭスイッチとが、それぞれ個別の回路基板上に所要の電子部品を表面実装して構成され、このそれぞれの実装回路基板を、他の回路基板上に表面実装したそれぞれのコネクタに差し込んで配置し、パケットスイッチ及びＴＤＭスイッチと、ＴＤＭスイッチとの間を、コネクタの接続ピンを他の回路基板上の配線パターンをもって接続した構成としてある。
【００２３】
本発明の装置は、前記パケットデータ系プロトコル処理が、ＨＤＬＣ終端及び生成の処理であるデータリンク層のＴＣＰ／ＩＰプロトコルのハイレベルデータリンクの制御手順を実行し、かつ、ＰＰＰ終端及び生成の処理を、データリンク層のＴＣＰ／ＩＰプロトコルのモデムによるインターネット接続に使用するプロトコルとする構成としてある。
【００２４】
このような構成の本発明は、パケットスイッチ及びＡＴＭスイッチの、例えば実装回路基板が、ＴＤＭ・Ｉ／Ｆ処理部の、例えば実装回路基板とをネクタ（スロット）などへの装着変更によって互換する構成としている。さらに、パケットスイッチ及びＡＴＭスイッチにてスイッチングを行う前後でデータが一度ＴＤＭスイッチを通過している。
【００２５】
したがって、ＴＤＭ系、パケット系及びＡＴＭセル系の多様なトラヒック種別のデータ伝送が効率よく処理され、そのパケットスイッチ及びＡＴＭスイッチの各スイッチング容量をトラヒックの状況に応じて段階的に増加できるようになる。
【００２６】
また、本発明のハイブリットスイッチ装置は、パケットスイッチ及びＡＴＭスイッチとＴＤＭスイッチとの接続を、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭスイッチとの間における接続配線を共用している。例えば、コネクタを回路基板に設け、この接続ピン接続する配線パターンを共用している。
【００２７】
したがって、パケットスイッチ及びＡＴＭスイッチの増設に伴う配線数の増加を抑えることが出来るようになる。
【００２８】
また、本発明のハイブリットスイッチ装置は、パケットスイッチ及びＡＴＭスイッチでスイッチングを行う前後で各データが一度ＴＤＭスイッチを経由する構成としている。
【００２９】
したがって、ＴＤＭスイッチにおいてチャネル（ＣＨ）ごとの異種データの多重化及び分離が可能になる。
【００３０】
さらに、同一のインターフェース上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理が容易に出来るようになる。
【００３１】
【発明の実施の形態】
次に、本発明のハイブリットスイッチ装置の実施形態を、図面を参照して詳細に説明する。
図１は本発明のハイブリットスイッチ装置の実施形態における構成を示すブロック図である。
図１において、このハイブリットスイッチ装置は、入力データのＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ） 終端、及び出力データのＳＤＨ生成を処理するＴＤＭ・Ｉ／Ｆ処理部１−１，１−２…１−ｊが設けられている。なお、ＳＤＨは、例えば、５０Ｍｂｐｓ，１５０Ｍｂｐｓ，６００Ｍｂｐｓ，２．４Ｇｂｐｓの高速ＴＤＭデータを収容する統一ハイアラーキである。
【００３２】
さらに、このハイブリットスイッチ装置は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊのポート間相互のスイッチング、及びＴＤＭ・Ｉ／Ｆポートとパケットスイッチ及びＡＴＭスイッチと間のスイッチングを行うＴＤＭスイッチ２が設けられ、さらに、パケット系データの終端処理とスイッチングを行うパケットスイッチ３−１…３−ｋとともに、ＡＴＭ系データの終端処理とスイッチングを行うＡＴＭスイッチ４−１…４−ｍが設けられている。
【００３３】
なお、このパケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍは、必要なスイッチ容量に応じて、その数が配置（増設）される。また、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍは、それぞれ個別の回路基板上に電子部品を表面実装して構成されるものである。また、このそれぞれの実装回路基板を、他の回路基板上に表面実装したそれぞれをコネクタＴ（適宜、スロットＴと記載する）に差し込んで配置している。
【００３４】
この場合、パケットスイッチ３−１…３−ｋ及びＴＤＭスイッチ４−１…４−ｍとＴＤＭスイッチ２との間をコネクタＴの接続ピンを前記した他の回路基板上の配線パターンをもって接続している。この実施形態では、この配線パターンの数、すなわち、配線数の増加を抑えるようにしている。
【００３５】
このようなパケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍの、例えば実装回路基板は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例えば実装回路基板を、そのスロットＴへの装着を変更することによって互換できる構成である。この場合、ＴＤＭスイッチ２との接続は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊとＴＤＭスイッチ２との間の配線、例えば、スロットＴを設けた回路基板における配線パターンを共用している。また、同一のインターフェースポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ上で多重化することによって行っている。
【００３６】
図２はパケットスイッチ３−１…３−ｋの詳細な構成を示すブロック図である。
図２を参照すると、このパケットスイッチ３−１…３−ｋは、ＳＤＨ終端及び生成の処理を行うＴＤＭスイッチＩ／Ｆ処理部６とともに、パケット検出とパケットデータ系プロトコル処理及びＰＰＰ（Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔ Ｐｒｏｔｏｃｏｌ） 終端及び生成の処理を行うデータリンクレイヤ処理部７とが設けられている。
【００３７】
ここでのパケットデータ系プロトコル処理は、例えば、ＨＤＬＣ（Ｈｉｇｈ−ｌｅｖｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒｏｌ Ｐｒｏｃｅｄｕｒｅ）終端及び生成であり、データリンク層のＴＣＰ／ＩＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ） プロトコルの一種であるハイレベルデータリンクの制御手順を実行する。また、ＰＰＰ終端及び生成の処理は、データリンク層のＴＣＰ／ＩＰプロトコルの一種であるモデムでのインターネット接続などにおけるプロトコルの実行である。
【００３８】
また、図２を参照すると、このパケットスイッチ３−１…３−ｋは、抽出したパケットを多重化するパケット多重処理部８と、スイッチングのための宛先を決定する処理（適宜、宛先解決と記載する）を行う宛先解決処理部９とが設けられている。さらに、パケットスイッチ３−１…３−ｋには、パケットスイッチングを行うパケットスイッチング部１０とともに、データリンクレイヤ送信側処理又はＡＴＭセル化処理を選択する処理選択回路１１を備え、かつ、パケットの入力データをＡＴＭセル化して出力するためのＡＴＭセル化処理部１２とが設けられている。
【００３９】
図３はＡＴＭスイッチ４−１…４−ｍの詳細な構成を示すブロック図である。図３において、このＡＴＭスイッチ４−１…４−ｍには、ＳＤＨ終端及び生成を処理するＴＤＭスイッチＩ／Ｆ処理部１３とともに、ＡＴＭセル同期を確立するためのＡＴＭ終端処理部１４とが設けられ、かつ、ＯＡＭ（Ｏｐｅｒａｔｉｏｎ ａｎｄ Ｍａｉｎｔｅｎａｎｃｅ） の保守運用のための処理を行うＯＡＭ処理部１５とが設けられている。
【００４０】
さらに、このＡＴＭスイッチ４−１…４−ｍには、スイッチングのための宛先を決定する処理（宛て先解決）を行う宛先解決処理部１６とともに、ＡＴＭセルのスイッチングを行うＡＴＭスイッチング部１７とが設けられ、かつ、データリンクレイヤ送信側処理又はＡＴＭセル化処理の選択を行う処理選択回路１８とが設けられている。
【００４１】
さらに、このＡＴＭスイッチ４−１…４−ｍには、パケットの入力データをＡＴＭセル化して出力するためのＡＴＭセル化処理部１９とともに、ＨＤＬＣ生成やＰＰＰ生成を処理するデータリンクレイヤ送信側処理部２０とが設けられている。さらに、パケットスイッチングを行うパケットスイッチング部１０とともに、データリンクレイヤ送信側処理またはＡＴＭセル化処理を選択する処理選択回路１１とが設けられている。また、パケットの入力データをＡＴＭセル化して出力するためのＡＴＭセル化処理部１２が設けられている。
【００４２】
次に、この実施形態の動作について説明する。
図１を参照して概略の動作について説明する。
図１のハイブリットスイッチ装置は、ＴＤＭ系データを処理する場合、ＴＤＭの入力データをＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊによってＳＤＨ終端処理を行う。その後、ＴＤＭスイッチ２がスイッチングを実行して、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊから出力する。
【００４３】
次に、図１のハイブリットスイッチ装置が、パケット系データを処理する場合は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊがＳＤＨ終端処理を行う。その後、ＴＤＭスイッチ２、パケットスイッチ３−１…３−ｋ，ＴＤＭスイッチ２の順序でスイッチング処理を実行してＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊから出力する。
【００４４】
さらに、図１のハイブリットスイッチ装置が、ＡＴＭ系データを処理する場合は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊが終端処理を行う。その後、ＴＤＭスイッチ２、ＡＴＭスイッチ４−１…４−ｍ，ＴＤＭスイッチ２の順序でスイッチング処理を実行してＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊから出力する。
【００４５】
この場合、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ２の、例えば実装回路基板は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例えば実装回路基板とスロットＴへの装着を変更して互換できるようになっており、ＴＤＭスイッチ１−１〜１−１−ｊとの接続は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊとＴＤＭスイッチ２間と同一の配線（例えば、スロットＴを設けた回路基板上の配線パターン）を共用する。
【００４６】
このようなパケット系及びＡＴＭ系のデータ処理、及びその動作経路とともに、配線接続構成によって、トランスポート網を伝送するトラヒック状況に対応して、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ２の各スイッチング容量を変更できる。すなわち、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ２は、トラヒック量の増大化に応じて段階的に増加できるようになり、これらのスイッチ増設に伴うＡＴＭスイッチ２とパケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍとを接続する配線数の増加を抑えることが可能になる。
【００４７】
さらに、データ処理経路及び、その装置構成によってＴＤＭ系、パケット系、ＡＴＭ系の異種のトラヒックデータを、ＴＤＭスイッチ２が、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ２の各宛先に振り分け（スイッチング）、また、それぞれのパケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ２での個別処理終了後にＴＤＭスイッチ２が、同一の宛先へスイッチングを実行する。そして、同一のインターフェースポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズド（Ｃｈａｎｎｅｌｉｚｅｄ） Ｉ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの搭載のみで容易に処理できるようになる。
【００４８】
次に、この動作の要部を詳細に説明する。
図２に示すパケットスイッチ３−１…３−ｋ、及び図３に示すＡＴＭスイッチ４−１…４−ｍの、例えば実装回路基板と、図１に示すＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例えば実装回路基板は、スロットＴへの装着変更による互換が可能である。このため、トラヒック量が増大化した場合の増設時は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの、例えば実装回路基板をスロットＴに対して差し替える。
【００４９】
このときトランスポート網を伝送するトラヒックデータ種別の比率の状態によってパケットスイッチ３−１…３−ｋにおける「ｋ値」、及びＡＴＭスイッチ４−１…４−ｍにおける「ｍ値」を調整する。換言すれば、実装回路基板の数を変更して、そのスロットＴへの装着を行う。例えば、段階的に増加することが出来る。また、「ｋ値」、「ｍ値」の増加によって、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊの「ｊ値」を削減できる。換言すれば、実装回路基板の数が削減される。このようにスロットＴに装着するパケットスイッチ３−１…３−ｋ、及びＡＴＭスイッチ４−１…４−ｍの実装回路基板における枚数の組み合わせの自由度が得られる。
【００５０】
また、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍとＴＤＭスイッチ２との間の接続は、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊからＴＤＭスイッチ２までの接続（例えば、回路基板上の配線パターン）を共用できるようになり、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍの増設に伴う配線数の増加を抑えることが出来るようになる。
【００５１】
さらに、パケットスイッチ３−１…３−ｋ及びＡＴＭスイッチ４−１…４−ｍとＴＤＭスイッチ２において、パケット処理やＡＴＭ処理を終了したデータをＳＤＨデータと合わせてＴＤＭスイッチ２が、チャネル単位で同一の宛先へスイッチングできるようになる。これによって、同一のインターフェースポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理を、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊが処理できるようになる。
【００５２】
同様に逆方向のデータ処理では、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ上で、チャネルライズドＩ／Ｆ処理として、入力データをＴＤＭスイッチ２が、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊ、パケットスイッチ３−１…３−ｋ、及びＡＴＭスイッチ４−１…４−ｍ中の適切な箇所にスイッチングして、逆方向の処理を行う。これによって、別種のチャネルライズドＩ／Ｆ処理部を追加せずに、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊのみで、そのチャネルライズドＩ／Ｆ処理を容易に実行できるようになる。
【００５３】
図１において、ＴＤＭデータは、その入力データがＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊでＳＤＨフレーム終端処理されて、ＴＤＭスイッチ２でパケットスイッチ３−１…３−ｋへスイッチングされる。パケットスイッチ３−１…３−ｋでは、図２に示すようにＴＤＭスイッチＩ／Ｆ処理部６でチャネル分離を行い、さらに、データリンクレイヤ処理部７でパケットを抽出し、かつ、ＨＤＬＣ処理やＰＰＰ処理を行う。このＨＤＬＣ処理やＰＰＰ処理の後に、スイッチング後のパケット再構築のためにパケット多重処理部８でパケット多重化を行う。
【００５４】
さらに、宛先解決処理部９で、設定情報を参照して宛先解決を行い、パケットスイッチング部１０で宛先にかかる実際のスイッチングを実行する。また、パケットの入力データを、パケット出力する場合とＡＴＭセル出力する場合がある。この一方の選択を処理選択回路１１が決定する。さらに、パケットで出力する場合は、データリンクレイヤ処理部７がＨＤＬＣやＰＰＰの生成処理を行う。
【００５５】
また、ＡＴＭセルとして出力する場合は、図２のＡＴＭセル化処理部１２でのＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ 循環冗長チエック）演算によってＡＴＭセルヘッダ部を検出し、さらに、ＡＴＭセルペイロード部のスクランブル演算後にＡＴＭセル化を行う。この両方の演算によるデータをＴＤＭスイッチＩ／Ｆ処理部６にマッピングしてＴＤＭスイッチ２へ送信する。ＴＤＭスイッチ２は、出力ポートであるＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊへスイッチングし、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊでＳＤＨフレームを生成して出力する。
【００５６】
図１において、ＡＴＭ系データが、ＳＤＨフレーム上にマッピングして入力され、かつ、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊがＳＤＨフレーム終端を処理する。その後、ＴＤＭスイッチ２で、ＡＴＭスイッチ４−１…４−ｍへのスイッチングを行う。ＡＴＭスイッチ４−１…４−ｍでは、図３に示すＴＤＭスイッチＩ／Ｆ処理部１３が、チャネル分離を処理し、さらに、ＡＴＭ終端処理部１４でＣＲＣ演算によるＴＭセルヘッダ検出し、かつ、ＡＴＭセルペイロードのディススクランブル演算を行う。さらに、ＯＡＭ処理部１５が保守運用上で必要なＯＡＭセルの処理を実行する。また、宛先解決処理部１６が設定情報を参照して宛先解決を行い、さらに、ＡＴＭスイッチング部１７で宛て先への実際のスイッチングを行う。
【００５７】
また、図１において、ＡＴＭスイッチ４−１…４−ｍＡＴＭセルの入力データをＡＴＭセルとして出力する場合と、パケットとして出力する場合がある。このため、このいずれかの出力処理を図３に示す処理選択回路１８が選択する。この出力選択において、ＡＴＭセルとして出力する場合は、ＡＴＭセル化処理部１９でＡＴＭセルヘッダ部のＣＲＣ演算とＡＴＭセルペイロード部のスクランブル演算とを行ってＡＴＭセル化の処理を行う。
【００５８】
また、図１においてパケットとして出力する場合は、図３のデータリンクレイヤ送信側処理部２０が、ＨＤＬＣやＰＰＰの生成処理を行う。また、このＡＴＭセル化の処理のデータ及びＨＤＬＣやＰＰＰの生成処理のデータを、ＴＤＭスイッチＩ／Ｆ処理部１３がＳＤＨに対するマッピングを行ってＴＤＭスイッチ２へ送信する。ＴＤＭスイッチ２は、出力ポートであるＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊへスイッチングし、ＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊでＳＤＨフレームを生成して出力する。
【００５９】
次に、他の実施形態について説明する。
図４はハイブリットスイッチ装置の他の実施形態における構成を示すブロック図であり、図５は図４中のパケットＩ／Ｆ処理部２６−１…２６−ｑの詳細な構成を示すブロック図である。また、図６に示すＡＴＭ・Ｉ／Ｆ処理部２７−１…２７−ｒの詳細な構成を示すブロック図であり、図７に示すパケットスイッチ２９−１…２９−ｓの詳細な構成を示すブロック図である。
【００６０】
図４のハイブリットスイッチ装置は、図１から図３に示した実施形態の構成に対して、新たにパケットＩ／Ｆ処理部２６−１…２６−ｑとＡＴＭ・Ｉ／Ｆ処理部２７−１…２７−ｒからなるサブスイッチング部をＴＤＭ・Ｉ／Ｆ処理部２５−１…２５−ｐの、例えば、実装回路基板が装着される互換用のスロットＴに装着している。そして、この複数種の搭載によるサズスイッチ部をパケットスイッチ２９−１…２９−ｓに統一して処理している。
【００６１】
なお、図４中のＴＤＭスイッチ２８は、図１中のＴＤＭスイッチ２と基本的に同様の動作であり、また、ＴＤＭ・Ｉ／Ｆ処理部２５−１…２５ｐは、図１中のＴＤＭ・Ｉ／Ｆ処理部１−１〜１−ｊと基本的に同様の動作である。
【００６２】
図５において、このパケットＩ／Ｆ処理部２６−１…２６−ｑは、ＳＤＨ終端処理部３０と、データリンクレイヤ処理部３１と、パケット多重処理部３２と、Ｌ２ラベル付加部３３と、Ｌ２フレーム付加部３４と、ＴＤＭスイッチＩ／Ｆ処理部３５と、Ｌ２フレーム検出部３６と、Ｌ２終端処理部３７と、ＳＤＨ生成処理部３８とからなる。
【００６３】
また、図６に示すＡＴＭ・Ｉ／Ｆ処理部２７−１…２７−ｒは、ＳＤＨ終端処理部３９と、ＡＴＭ終端処理部４０と、ＯＡＭ処理部４１と、ＡＬＬ終端処理部４２と、Ｌ２ラベル付加部４３と、Ｌ２フレーム付加部４４と、ＴＤＭスイッチＩ／Ｆ処理部４５と、Ｌ２フレーム検出部４６と、Ｌ２終端処理部４７と、ＡＬＬ処理部４８と、ＡＴＭ生成処理部４９と、ＳＤＨ生成処理部５０とからなる。
【００６４】
図７に示すパケットスイッチ２９−１…２９−ｓは、ＴＤＭスイッチＩ／Ｆ処理部５１と、Ｌ２フレーム検出部５２と、宛先解決部５３と、パケットスイッチング部５４と、Ｌ２フレーム付加部５５とからなる。
【００６５】
図４から図７において、図４に示すパケットＩ／Ｆ処理部２６−１…２６−ｑは、図５の構成において、パケット系データ処理及びレイヤ２ラベルの付加処理を行う。そして、図６に示すＡＴＭＩ／Ｆ処理部２７−１…２７−ｒがＡＴＭ系データを処理し、及びレイヤ２ラベルの付加処理を行って、ＴＤＭスイッチ２８を通過させる。
【００６６】
その後、図７に示すパケットスイッチ２９−１…２９−ｓとのインターフェース処理条件を統一する。このパケットスイッチ２９−１…２９−ｓでは、レイヤ２フレーム検出、及び宛先解決処理を行うことによって、パケットデータ、及びＡＴＭデータを共通のＧＦＰ（Ｇｅｎｅｒｉｃ Ｆｒａｍｉｎｇ Ｐｒｏｃｅｄｕｒｅ） パケットプロトコルでスイッチングを行う。
【００６７】
このようにして、スイッチング処理部の種別の削減、及びスイッチング処理部の簡易化が可能になる。この場合、パケットＩ／Ｆ処理部２６−１…２６−ｑの種別は、パケットスイッチ部で取り扱うパケットプロトコルを一種類に限定しているため、チャネルライズドＩ／Ｆ処理も容易になる。
【００６８】
次に、さらに他の実施形態について説明する。
図８はハイブリットスイッチ装置のさらに他の実施形態の構成を示すブロック図である。
図８において、このハイブリットスイッチ装置は、図１から図３に示した実施形態の構成に対して、新たにＶＴ（Ｖｉｒｔｕａｌ Ｔｅｒｍｉｎａｌ 仮想端末）スイッチ６０−１〜６０−ｅをＴＤＭ・Ｉ／Ｆ互換に搭載した点で異なる。
【００６９】
図８において、ＶＴスイッチ６０−１〜６０−ｅ以外の、ＴＤＭ・Ｉ／Ｆ処理部５６−１，５６−２…５６−ｂと、ＴＤＭスイッチ５７と、パケットスイッチ５８−１…５８−ｃと、ＡＴＭスイッチ５９−１…５９−ｄとは、それぞれ図１の対応する各部と基本的に同様の動作である。
【００７０】
図１から図３に示した実施形態では、ＴＤＭデータとして、ＳＤＨのＨｉｇｈｏｒｄｅｒ系（５０Ｍｂｐｓ，１５０Ｍｂｐｓ，６００Ｍｂｐｓ，２．４Ｇｂｐｓ）のトラヒックのスイッチングについて説明している。ここでＶＴスイッチ６０−１〜６０−ｅを、ＳＤＨのＬｏｗ ｏｒｄｅｒ系（１．５Ｍｂｐｓ，２Ｍｂｐｓ，６．３Ｍｂｐｓ）のトラヒックのスイッチングを行うために、ＴＤＭ・Ｉ／Ｆ部ＴＤＭ・Ｉ／Ｆ処理部５６−１〜５６−ｂの互換用のスロットＴに搭載することによって、その処理が可能となる。
【００７１】
なお、この実施形態では、コネクタＴ（スロットＴ）に実装回路基板を挿入して、配置する例をもって説明したが、これに限定されない。すなわち、コネクタＴ（スロットＴ）を用いずに、例えば、一枚の回路基板上に、各部の回路構成を行い、この各回路構成を回路パターンによって接続し、その増設を行うことも本発明に含まれる。さらに、一枚の回路基板上を用いた構成とせずに、各部の実装回路基板をワイヤード接続によって配置することも本発明に含まれる。
【００７２】
【発明の効果】
以上の説明から明らかなように、本発明ハイブリットスイッチ装置によれば、パケットスイッチ及びＡＴＭスイッチと、ＴＤＭ・Ｉ／Ｆ処理部とを互換する構成とし、さらに、パケットスイッチ及びＡＴＭスイッチにてスイッチングを行う前後でデータが一度ＴＤＭスイッチを通過する。
【００７３】
この結果、ＴＤＭ系、パケット系及びＡＴＭセル系の多様なトラヒック種別のデータ伝送が効率よく処理され、そのパケットスイッチ及びＡＴＭスイッチの各スイッチング容量をトラヒックの状況に応じて段階的に増加できるようになるという効果を奏する。
【００７４】
また、本発明のハイブリットスイッチ装置によれば、パケットスイッチ及びＡＴＭスイッチとＴＤＭスイッチとの接続を、ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭスイッチとの間における接続配線を共用している。
【００７５】
この結果、ケットスイッチ及びＡＴＭスイッチの増設に伴う配線数の増加を抑えることが出来るという効果を奏する。
【００７６】
さらに、本発明のハイブリットスイッチ装置によれば、パケットスイッチ及びＡＴＭスイッチでスイッチングを行う前後で各データが一度ＴＤＭスイッチを経由する構成としている。
【００７７】
この結果、ＴＤＭスイッチにおいてチャネル（ＣＨ）ごとの異種データの多重化及び分離が可能になるとともに、同一のインターフェース上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理が容易にできるという効果を奏する。
【図面の簡単な説明】
【図１】本発明のハイブリットスイッチ装置の実施形態における構成を示すブロック図である。
【図２】図１中のパケットスイッチ部の詳細な構成を示すブロック図である。
【図３】図１中のＡＴＭスイッチ部の詳細な構成を示すブロック図である。
【図４】他の実施形態の構成を示すブロック図である。
【図５】図４中のパケットＩ／Ｆ処理部の詳細な構成を示すブロック図である。
【図６】図４中のＡＴＭＩ／Ｆ処理部の詳細な構成を示すブロック図である。
【図７】図４中のパケットスイッチの詳細な構成を示すブロック図である。
【図８】さらに他の実施形態の構成を示すブロック図である。
【図９】従来の異種データ同時処理装置の構成を示すブロック図である。
【符号の説明】
１−１〜１−ｊ，２５−１…２５ｐ，５６−１〜５６−ｂ ＴＤＭ・Ｉ／Ｆ処理部
２，２８，５７ ＴＤＭスイッチ
３−１…３−ｋ，２９−１…２９−ｓ，５８−１…５８−ｃ パケットスイッチ
４−１…４−ｍ，５９−１…５９−ｄ ＡＴＭスイッチ
６，１３ ＴＤＭスイッチＩ／Ｆ処理部
７ データリンクレイヤ処理部
８ パケット多重処理部
９，１６ 宛先解決処理部
１０ パケットスイッチング部
１１，１８ 処理選択回路
１２，１９ ＡＴＭセル化処理部
１４ ＡＴＭ終端処理部
１５ ＯＡＭ処理部
１７ ＡＴＭスイッチング部
２０ データリンクレイヤ送信側処理部
２６−１…２６−ｑ パケットＩ／Ｆ処理部
２７−１…２７−ｒ ＡＴＭＩ／Ｆ処理部
６０−１〜６０−ｅ ＶＴスイッチ
Claims (10)
- 入力データのＳＤＨ終端及び出力データのＳＤＨ生成を処理する複数のＴＤＭ・Ｉ／Ｆ処理部と、
このＴＤＭ・Ｉ／Ｆ処理部のポート間相互と、前記ＴＤＭ・Ｉ／Ｆ処理部のポートとパケットスイッチ及びＡＴＭスイッチとの間のスイッチングを行うＴＤＭスイッチと、
パケット系データの終端処理とスイッチングを行い、このスイッチング容量に応じた数が配置される複数のパケットスイッチと、
ＡＴＭ系データの終端処理とスイッチングを行い、かつ、スイッチング容量に応じた数が配置される複数のＡＴＭスイッチとを備え、
前記ＴＤＭ・Ｉ／Ｆ処理部と、前記パケットスイッチ及びＡＴＭスイッチとが互換可能に構成されるとともに、前記パケットスイッチ及びＡＴＭスイッチと、前記ＴＤＭスイッチとの接続が、前記ＴＤＭ・Ｉ／Ｆ処理部とＴＤＭスイッチとの間と同一の接続配線を共用し、かつ、同一のインターフェースポート上で異種のトラヒックデータをチャネル単位で多重化するチャネルライズドＩ／Ｆ処理を、前記ＴＤＭ・Ｉ／Ｆ処理部上で実行することを特徴とするハイブリットスイッチ装置。 - 前記パケットスイッチとして、
ＳＤＨ終端及び生成を処理するＴＤＭスイッチＩ／Ｆ処理部と、
パケット検出、パケットデータ系プロトコル処理、及びＰＰＰ終端と生成を処理するデータリンクレイヤ処理部と、
抽出したパケットを多重化するパケット多重処理部と、
スイッチングのための宛先を決定する宛先解決処理部と、
パケットに対するスイッチングを行うパケットスイッチング部と、
データリンクレイヤ送信側処理又はＡＴＭセル化処理を選択する処理選択回路と、
パケットの入力データをＡＴＭセル化して出力するＡＴＭセル化処理部と、
を備えることを特徴とする請求項１に記載のハイブリットスイッチ装置。 - 前記ＡＴＭスイッチとして、
ＳＤＨ終端と生成を処理するＴＤＭスイッチＩ／Ｆ処理部と、
ＡＴＭセルの同期を確立するためのＡＴＭ終端処理部と、
ＯＡＭの保守運用のための処理を行うＯＡＭ処理部と、
スイッチングのための宛先解決を行う宛先解決処理部と、
ＡＴＭセルのスイッチングを行うＡＴＭスイッチング部と、
データリンクレイヤ送信側の処理又はＡＴＭセル化を処理し、かつ、この処理の一方の選択を行う処理選択回路と、
パケット入力のデータをＡＴＭセル化して出力するＡＴＭセル化処理部と、
ＨＤＬＣ生成及び／又はＰＰＰ生成を処理するデータリンクレイヤ送信側処理部と、
パケットスイッチングを行うパケットスイッチング部と、
送信側データリンクレイヤ又はＡＴＭセル化の処理の一方を選択する処理選択回路と、
パケットの入力データをＡＴＭセル化して出力するＡＴＭセル化処理部と、
を備えることを特徴とする請求項１に記載のハイブリットスイッチ装置。 - 前記ＴＤＭスイッチに接続されるパケットＩ／Ｆ処理部とＡＴＭ・Ｉ／Ｆ処理部とからなるサブスイッチ部を、ＴＤＭ・Ｉ／Ｆ処理部と互換可能な構成によって、さらに設け、
この複数種のサズスイッチ部をパケットスイッチで統一して処理することを特徴とする請求項１に記載のハイブリットスイッチ装置。 - 前記パケットＩ／Ｆ処理部が、
パケット系データ及びレイヤ２ラベル付加のそれぞれの処理を行うことを特徴とする請求項４に記載のハイブリットスイッチ装置。 - 前記ＡＴＭ・Ｉ／Ｆ処理部が、
ＡＴＭ系データ及びレイヤ２ラベル付加のそれぞれの処理を行ったデータが、ＴＤＭスイッチを通過することを特徴とする請求項４に記載のハイブリットスイッチ装置。 - 前記パケットスイッチが、ＡＴＭ・Ｉ／Ｆ処理部においてＡＴＭ系データ及びレイヤ２ラベル付加のそれぞれの処理を行い、この処理によるデータを、ＴＤＭスイッチを通過させ、
その後、インターフェース処理の条件を統一して、レイヤ２フレーム検出、及び宛先解決処理を行い、パケット及びＡＴＭのデータを共通のＧＦＰパケットプロトコルでスイッチングを行うことを特徴とする請求項４に記載のハイブリットスイッチ装置。 - 前記ＳＤＨローオ−ダ系おけるトラヒックのスイッチングを行うための、ＴＤＭ・Ｉ／Ｆ処理部を互換可能に構成するためのＶＴスイッチを、さらに備えることを特徴とする請求項１に記載のハイブリットスイッチ装置。
- 前記互換可能な構成のＴＤＭ・Ｉ／Ｆ処理部と、前記パケットスイッチ及びＡＴＭスイッチとが、
それぞれ個別の回路基板上に所要の電子部品を表面実装して構成され、
このそれぞれの実装回路基板を、他の回路基板上に表面実装したそれぞれのコネクタに差し込んで配置し、
前記パケットスイッチ及びＴＤＭスイッチと、ＴＤＭスイッチとの間を、前記コネクタの接続ピンを前記他の回路基板上の配線パターンをもって接続したことを特徴とする請求項１に記載のハイブリットスイッチ装置。 - 前記パケットデータ系プロトコル処理は、
ＨＤＬＣ終端及び生成の処理であるデータリンク層のＴＣＰ／ＩＰプロトコルのハイレベルデータリンク制御手順を実行し、かつ、
ＰＰＰ終端及び生成の処理が、データリンク層のＴＣＰ／ＩＰプロトコルのモデムによるインターネット接続に使用するプロトコルであることを特徴とする請求項２に記載のハイブリットスイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007082A JP3578085B2 (ja) | 2001-01-15 | 2001-01-15 | ハイブリットスイッチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001007082A JP3578085B2 (ja) | 2001-01-15 | 2001-01-15 | ハイブリットスイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217946A JP2002217946A (ja) | 2002-08-02 |
| JP3578085B2 true JP3578085B2 (ja) | 2004-10-20 |
Family
ID=18874881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001007082A Expired - Fee Related JP3578085B2 (ja) | 2001-01-15 | 2001-01-15 | ハイブリットスイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3578085B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100352217C (zh) * | 2004-03-08 | 2007-11-28 | 华为技术有限公司 | 异步传输模式通信网络及其组网控制器 |
| KR100665096B1 (ko) | 2004-12-06 | 2007-01-04 | 한국전자통신연구원 | Ｔｄｍ 데이터 변환 장치 및 그 방법과 그를 이용한 통합스위칭 시스템 |
| GB2455711A (en) | 2007-12-17 | 2009-06-24 | Zarlink Semiconductor Inc | Scalable VoIP telephone line circuit with cascadable expansion bus |
-
2001
- 2001-01-15 JP JP2001007082A patent/JP3578085B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002217946A (ja) | 2002-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2004253068B2 (en) | Multi-rate, multi-protocol, multi-port line interface for a multiservice switching platform | |
| US7173930B2 (en) | Transparent flexible concatenation | |
| US7339936B2 (en) | Switching device for telecommunication networks | |
| EP2430804B1 (en) | Universal service transport transitional encoding | |
| JP5883509B2 (ja) | 時分割多重信号をスイッチングするためのネットワーク要素 | |
| KR101240326B1 (ko) | 시분할 멀티플렉스 신호들을 스위칭하기 위한 분할 및 재조립（ｓａｒ）기능을 구비한 확장가능 네트워크 소자 | |
| US7031324B1 (en) | Local area network/wide area network switch | |
| US7492774B2 (en) | Routing of management information messages in transmission networks | |
| EP1701495B1 (en) | Hybrid digital cross-connect for switching circuit and packet based data traffic | |
| JPH10233745A (ja) | 多重伝送方法およびシステム | |
| JP3578085B2 (ja) | ハイブリットスイッチ装置 | |
| KR100554170B1 (ko) | 티디엠 회선 트래픽과 아이피 데이터 트래픽을인터페이스하는 장치 및 방법 | |
| US20030081596A1 (en) | Intelligent optical network linecard with localized processing functionality | |
| JP3569914B2 (ja) | ハイブリッドスイッチ装置 | |
| US20030043838A1 (en) | Transmission method allocating a time-division multiplex transmission band according to a channel band of a user packet frame | |
| EP1597936B1 (en) | Network element, communication system and method for combining ATM and TDM traffic | |
| US7860119B1 (en) | SONET/SDH ring aggregation | |
| JP2004072695A (ja) | Ｏｖｐｎ終端装置およびシステム | |
| EP1298867A1 (en) | Master-slave communication system and method for a network element | |
| KR100785781B1 (ko) | 패킷 오버 동기식 디지털 계위(ｓｄｈ) 및 이더넷 오버ｓｄｈ을 위한 단일 플랫폼 구조 및 그 플랫폼 구조의프레임 포맷 방법 | |
| JPH08331136A (ja) | Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム | |
| JPH1065643A (ja) | データ伝送装置 | |
| JP2000333280A (ja) | 電子交換機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |