JPS5893285A - 縦型絶縁ゲ−ト形電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は多数ホットキャリアの素子間分離膜中への捕獲
による動作不安定化を防いだ縦型絶縁ゲー！・形〜？【
゛−効果トランジスタに関する〇発明の技術的背鳳 縦型絶縁ゲート型′畝界効果トランジスタは半導体基板
の厚み方向にチャンネルを形成する半導体装置である。

その基本的な構造は第１図に示すように、半導体基板Ｉ
の表面と内部とにソース領域１２およびドレイン領域３
を形成し、これらソース・ドレイン領域２，３内の前記
半導体基板１の内部に形成てれるチャンネル領域中に、
絶に膜４で糧われだ複数の４電体ゲート電極５を例え−
格子状に埋込んだ構造を冷する。

まｆｃ図中６は前記半導体基板１の素子動作領域を規定
する素子間分離領域であり、例えは、５ｔａｙ層吟の絶
線鍮により楊成嘔れる。

かくしてこのように構成てれた電界効果トランジスタに
よれば、ゲート電極５に所定の霜、圧を印加してソース
・ドレイン領域２．３間のチャンネルに空乏層を形成し
ておき、次にドレイン領域３の電圧を変えれば、前記複
数のゲート電極５間に形成でれたポテンシャルのサドル
ポイントを経由して、前記ソース・ドレイン領域２．３
間に゛電流が流れて素子動作する。

′に京技術の問題点 ところが、集積化技術の向上によって部子自体が微細化
されてくると、ソース・ドレイン領域２．３出Ｊの１紘
圧によって加速ブれた多数キャリアが、その走行中に格
子状のケート′山１極５との間の相互作用を受けること
が少なくなる。そして、多数キャリアが持つ趣馴エネル
キーは、素子間分絢１１膜６と牛専体左板ノとの障壁を
越す迄の値になってくる。

しかも、素子間分子ａ、　＋１り６中に注入した多数キ
ャリアは、上記紫子曲分期１膜６中のトラップに捕獲さ
れ、素子間分離膜６と半導体の素子動作領域との境界付
近のポテンシャルを変化濱せる。

この結釆、素子動作領域Ｖこおける特性、即ち素子とし
てのソース拳ドレイン領域２．３間の電圧・電流特性の
経時的な変化を招くと１９不具合を翁している。

発明の目的 本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、素子の微細化を図ったときであ
っても、部子特性の経時的笈化を招くことのない構造を
有した縦型絶縁ゲート形電界効呆トランジスタを提供す
ることにある。

発明の概要 本発明は素子間分離膜にて索７動作領域を規定してなる
半導体基板の表面と内部にソース領域およびドレイン領
域を設け、これらのソース・ドレイン領域間の半導体基
板内部に絶縁層を介してゲート電極を設けた＃４造の縦
型絶縁ゲート形電界効果トランジスタにおいて、前記素
子間分離膜と素子動作領域との境界部にソースゆドレイ
ン領域と同２ｓ電型のキャリアに対してポテンシャルの
高い電位を与える袖、極を設けた構造を特徴とするもの
でおる。

発明の効果　　　（、、。

従って、このような％徴あるＪｐｊ造の縦型絶縁ゲート
形電界効果トランジスタによれは、ソース・ドレイン領
域間に流れる電流か′電界により加速はれて所謂ホット
な状態となっても、素子間分離１反と素子−１作領域と
の境界部に設けられた′由４惨のポテンシャルによって
、上記素子間分離膜に入り込むことなく素子動作領域に
押戻嘔れる為、結局素子分啼膜中にトラップ芒れること
かなくなる。これによって、部子特性の経時的変化要因
が除去式１１２、素子動作の安定化を図り侍る等の効果
を奏する。

発明の実施例 以下、図′ｒＢ１を参照して本発明の一実施例につき歓
、明する。

第２図は実施例に係る縦型絶縁ゲート形矩界効呆トラン
ジスタの概略構成を示す図で、第１図に示す従来′Ｍ造
と同−Ｉｌ１分には同一符号を付して示しである。この
トランジスタが％徴とするところ打ｒ１半吻１体基板１
内部のソース・ドレイン領域２．３間のチャンネル部（
素子動作領域）にゲート電極５を設けることに加えて、
これらのゲート電極５と同一電位が与えられる電＆７を
前記素子間分離膜６と素子動作領域との境界部に設けた
点にある。この電＠！、７けその表面に前記素子間分離
膜６に連続する絶縁層８を被咎した形状を有し、ゲート
電極としての機能をも呈する。

従って今、このように構成されたトランジスタのゲート
１１．極５および電極７の電位を負の電位から徐々に高
めていくと、電極５，７間にそれぞれ形成される空乏層
の幅が狭くなっていく。

そして、逐には、電極５．７間に形成てれたポテンシャ
ルのサドルポイントを通過する前記ソース・ドレイン領
域２．３間のチャンネルが形成されて電流が流れ始める
。この電流に寄与する多数キャリアは、その走行中に素
子にカロえられた軍４界によって加速され、所謂ホット
な状態となる。ところが、素子間分離膜６と素子動作領
域との境界部に設けられた電極７は、ゲート電極５と同
−電位が与えられ、これによって前記ソース・ドレイン
領域２．３と同導電性のキャリア、即ち多数キャリアに
対して高いポテンシャルをゼした状態となっている。こ
れ故、前記ホットな状態となったキャリアは電極７のホ
テンシャルによって素子動作領域中に押戻され、素子量
分ｍ膜６中に入込むことがなくなる。従って従来のよう
にキャリアが菓子間分離膜６中に捕獲されて電位を持つ
等の不具合がなくなり、素子の動作特性に悪影響を及ぼ
す虞れがなくなる。故に、例え来槓回路化等によって素
子の徽細化を図っても、常に素子動作の安定化を図るこ
とが可能となる。つま、す、キャリアの素子間分離膜６
中へのトラップを簡易にして効果的に阻止し、素子動作
の安定化、侶−穎性の向上を図ることがで炒る。また第
２図に示す構造から明らかなように、電極７としては、
ゲート電接５の前記境界部に位置するものをオＵ用する
ことができるので構造的にも簡単であり、実用的オＵ点
が多大である咎の絶大なる効果を挺する。

次に第３図（ａ）〜（ｈ）を参照して、本発明に係る縦
型絶縁ケート形電界効果トランジスタの製造工程の一例
につき説明する。

先ず不純物濃度ＮＤが７　Ｘ　１０”ＣＩＩＬ’のＮ型
シリコン（ｓＢ基板（牛導体基板）１１を準備し、この
基板１１上に熱酸化り、１２を５００ＯＡ［度の厚さに
形成する。しかるのち、素子動作領域を定める大きさに
上記熱酸化膜Ｉ２を選択的に除去したのち、跣された熱
酸化膜１２をマスクとして前記基板１１に砒素（Ａ８）
を拡散し、ドレイン領域１３を形成する（第３図（ａ）
）。

次に前記熱酸化膜１２を除去し、基板ｌｌ　（ドレイン
領域１３を含む）上にシリコンを気相成長させ、２００
ＯＡ程度の厚をの単結晶クリコン層Ｉ４を形成する。こ
のとき、シリコン基板１１表面に付着し７ている不純物
や薄い酸化膜等を除去する為に、１％−ＨＣ１／Ｈ，雰
囲気中で１１００’Ｏの熱処理を予め行い、その後気相
成長炉内においてシラン（ＳｉＨ４）　と水系とよりな
るガスの熱分解によって前記単結晶シリコン層１４を得
る。こうしてドレイン領域１３を基板１１内に埋込んだ
のち、基板１１上に再び熱酸化膜Ｉ５を５００Ａ程度の
厚さに形成し、更にこの熱酸化膜Ｉ５上にアンモニア（
Ｎ　Ｈｓ　）とジクロルシラン（Ｓ　ｌｆｌ、ｚ　Ｃ１
１ｘ　）の熱分解法によってシリコシ菅化１ｍ　（Ｓｉ
３Ｎ４）　　Ｚ　６を形成する（第３図（ｂ））。

しかるのち、ＰｋｆｒＶ＝Ｉ選択酸化技術を用いて素子
間分離を行う。即ち、ドレイン領域１３上にある耐取化
性マスクとしてのＳｉ３　Ｎ、　％　１　ｂを残して他
のフィールド部分のＳｔ、Ｎ４膜１６を除去する。次に
、水子分水蒸気を含む踏・素雰囲気中に晒して前記熱酸
化膜１５を高温酸化し、フィールド領域に比較的厚めの
熱酸化ｉ１Ｑ　１５　ａを形成する（第３図（Ｃ））。

その彼、５ｉｌＮ４　　膜１６をフレオン（ＣＦ４）ガ
スと酸素とを用いたプラズマ中で除去Ｌ７、更にドレイ
ン領域Ｉ３上の薄い熱酸化膜１５を緩＠ＨＦ水溶液を用
いて除去する。このようにして活性領域（素子動作領域
）に表面を亀山させたシリコン基板１ノ　（単結晶シリ
コン−１４）上に熱酸化膜１７を２００Ａ＆度の厚でに
形成する。しかるのち熱酸化膜１５ａ、１７上に多結晶
シリコン層１８を３００ＯＡ程度の浮石に気相成長法に
より形成する。この多結晶シリコンＨ４ｚ　ｓはゲート
電極の土台となるものであり、低抵抗化することが必要
である。この低抵抗化処理として、多結晶シリコン層１
８に、１０００°０の高温拡散炉を用いる等してＰＯＣ
ｌ、による燐（Ｐ）の拡散を行う　（槙３図（ｄ））。

この多結晶シリコンノｖＩｊ１８に尋人する不純物蓋け
、各種条件によって多少異なるが、一般的には１×１０
０ＴＬ　以上とすることが望ましい。

このあと、ゲート領域の多結晶シリコン層Ｉ８を写真蝕
刻法によって短冊状に力［１工し、この加工てれた多結
晶シリコン層Ｚ８をマスクとして多結晶シリコンＪ−１
８の下地である酸化膜Ｉ７を選択的にエツチングする（
第３図（ｅ））。尚、このとき、フィールド領域の酸化
膜１７と基板（シリコン）ｙＨ４’）ｚｒとの境界部に
多結晶シリコン層１８を残しておくことが重要である。

この境界部に残された多結晶シリコン層１８が素子間分
離膜（酸化膜ｌ５ａ）へのキャリアのトラップ全阻止す
る電極となる。

このような工程を経たあと、素子を低温（９０（ＩＱ以
下）で咳化し、多結晶シリコン層１８上に＃目の酸化ｊ
俣Ｉ９を形成する（第３図（ｆ））。このとき、多結晶
シリコン層１Ｂは燐が拡散式れて不純物載置が高くなっ
ているから、上記酸化ｌｌ０７９ｔ（ｓ）１−　＜−す
る。これに対してシリコン７Ｎｉｌ１４は不純物硅度が
低いことから、その上に形成さ在る酸化）換２０は上記
酸化ｊ囚Ｉ９に比して十分薄いものとなる。

そこで素子を緩衝ＨＦ水溶液に陵し７て酸化膜２０を除
去する。この酸化Ｂ！Ａｚｏの除去時には酸化膜１９も
同時にエツチングされるが、酸化膜２０のエツチングが
児了した時点で処理を終了することにより、短冊状に形
成されたシリコン層Ｉ８の周囲にのみ酸化膜１７．１８
が残る。

つまりこの酸化ＭＺ７，１Ｂによってゲート電懐となる
シリコン層ノ８が榎われ、ドレイン領域１３から電気的
に分離される。

次に素子の表面に多結晶シリコン層２Ｉを４０００Ａ程
度の厚さに気相成長法により形成し、この多結晶シリコ
ン層２１にレーザや電子ビームを照射してアニール、つ
まり単結晶化する。

このようにして単結晶化されたシリコン層２Ｉの表面ノ
ーに、イオン注入法によって砒素（Ａｓ）イオンを注入
し、ソース領域となる高濃度不純物層２２を形成する（
第３図（ｇ））。

しかるのち写真蝕刻法にてドレイン領域１３の上方に位
置する不純物層２２を残して他の部分を除去し、再び気
相成長法にて素子表面にシリコン酸化膜層２３を成長ケ
せる（第３図（ｈ））。

その後、ドレイン領域１３、ゲート電極となるシリコン
１８７　ｇ　、そしてソース領域となる不純物Ｉ＠２２
に対してそれぞれ霜、極配線を施こし、保護膜を形成し
て縦型絶縁ゲート形電界効果トランジスタが完成される
。

このように本発明に係るトランジスタ素子憾シリコン層
１８の選択的エツチング時における電極パターンを工夫
し、素子間分離層との境界部に電極を形成するだけで簡
単に製作することができ、その実用的利点が絶大である
。

尚、本発明は上述した冥流側にのみ限定されるものでは
ない。実施例では基板１１としてＮ型シリコンを用いた
ものについて杭間しｌこがＰ型シリコンを用いる場合で
あっても適用可能なことは言うまでもない。またソース
領域の形成を、単にエピタキシャル装置音用いて直接単
結晶を成長させるようにしてもよい。また埋込層やソー
ス領域の不純物についても他のアンチモン等の不純物を
用いることができる。袈するに本発明は、その要旨を逸
脱しない範囲で褌々変形して実施することができる。

【図面の簡単な説明】

第１図は従来桝造の一例を示す図、第２図は本発明の一
実施例を示す素子構造の概略図、第３図（ａ）〜（ｈ）
Ｖｉ本発明に係る素子の、＃造工程の一例を示す図であ
る。 １・・・半尋体基板、２・・・ソース領域、３・・・ド
レイン領域、４・・・絶縁層、５・・・ゲート電極、６
・・・素子間分離ノー、７・・・電極。 出願人代理人　弁理士　鈴　　江　　武　　彦才１図 才　２図 才３図 牙３図

Claims (1)

【特許請求の範囲】
1. 素子間分離膜によって素子領域が規定式れた半導体基板
   の表面および内部に設けられたソース領域およびドレイ
   ン領域と、このソース・ドレイン領域間の前記半導体基
   板内部に絶縁層を介して設けられた導電体ゲート電極と
   、前記素子量分１ｉｌｉＩ膜と素子動作領域との境界部
   に設けられて前記ソース争ドレイン領域と同導’ｉ型の
   キャリアに対してボテンシャルの高い電位を与えるＴａ
   ｃ＆とを具備したことを％徴とする縦型絶縁ゲート形電
   界効米トランジスタ。