JPS5890736A - 半導体装置用サフアイア基板 - Google Patents

半導体装置用サフアイア基板

Info

Publication number
JPS5890736A
JPS5890736A JP56188842A JP18884281A JPS5890736A JP S5890736 A JPS5890736 A JP S5890736A JP 56188842 A JP56188842 A JP 56188842A JP 18884281 A JP18884281 A JP 18884281A JP S5890736 A JPS5890736 A JP S5890736A
Authority
JP
Japan
Prior art keywords
sapphire substrate
cut
away
scribe
crossing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56188842A
Other languages
English (en)
Inventor
Minoru Kimura
実 木村
Bunji Takeuchi
竹内　文二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56188842A priority Critical patent/JPS5890736A/ja
Priority to US06/422,371 priority patent/US4442178A/en
Publication of JPS5890736A publication Critical patent/JPS5890736A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/901—Levitation, reduced gravity, microgravity, space
    • Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置用サファイア基板の構造に関する。
半導体装置を構成する各素子は半導体単結晶基板（以下
バルク基板という）の表層または絶縁基板上に設けられ
た半導体層に形成される。
そして、半導体素子の電気的特性はその素子がどのよう
な面方位をもった結晶面のどのような結晶軸に沿って製
作されるかによって大きく左右される。従って、半導体
装置を製造する場合にはバルク基板の主面または絶縁基
板上半導体屑表面の面方位および結晶軸方向を予め知っ
ておく必要があり、そのために円板状の上記半導体装置
用基板には結晶軸の方向を示す切欠き面（オリエンテー
ションフラット）が設けられている。
ところで、サファイア基板上にシリコン層をエピタキシ
ャル成長させた所＠　８０Ｂ構造（８１１ｉｃｏｎ　ｏ
ｎ　Ｓｗｐｈｉｒ＊）の半導体装置を製造する場合、使
用するサファイア基板には予め上記オリエンテーション
フラットが形成されている。しかし、サファイア基板に
形成されるオリエンテーションフラットはバルク基板に
形成されるオリエンテーシ、ンフラ、）とは若干様子が
異なっている。即ち、バルク基板のオリエンテーション
フラットは基板表面自体における結晶軸方向を知る基準
として形成されるが、サファイア基板ではその上にエピ
タキシャル成長されるシリコン層表面における結晶軸方
向を知る基準となるようにオリエンテーションフラット
が形成される。とれを従来のサファイア基板の平面図で
ある第１図を参照して説明すれば次の通シでおる。同図
において、１はサファイア基板である。該サファイア基
板１の表面における面方位はその上に成長するエピタキ
シャルシリコン層の表面が（１００）結晶面となるよう
に面方位（ｊ０１２）の結晶面となっている。そして、
オリエンテーションフラット２はサファイア基板１上に
一成長するエピタキシャルシリコン層の（１１０）面の
方向と一致するように形成されている。この結果オリエ
ンテーションフラット２はサファイア基板１自身の骨間
面（ｏｘｉｚ）　　との交線方向（２２０１’３に対し
て２．１４°ずれている。
上記第１図のサファイア基板１を用いてその上にＳＯＳ
構造の半導体装置を製造した後、これを個々のチップに
分割する際には、第２図に示すようにオリエンテーショ
ンフラット２に対して平行な方向およびこれに直交する
方向にスクライプしてグイソングを行なう。ところが前
述のようにオリエンテーションフラット２がサファイア
基板１の骨間面方向からずれていることから、このとき
のスクライプ方向も必然的に開面方向からずれるととと
なる。このように骨間面方向からずれた方向にスフライ
！するため、バルクシリコン基板のグイソングに比較し
て数倍のスクライブ回数を要する。即ち、切シ込み深さ
を深くしなければ容易にグイソングできないため、スク
ライビングの際ダイヤモンド針の消耗が激しいという問
題があった。
本発明は上述の事情に鑑みてなされたもので、ＳＯ８構
造の半導体装置の製造において個々のチ、ゾを切υ出す
際にクラ、りの発生を防止することができ、しかも切シ
出しを従来よシ４容易に行なうことのできる構造を具ｍ
した半導体装置用サファイア基板を提供するものである
。
以下、第３図を参照して本発明の一実施例を説明する。
［３図は本発明の一実施例になるサファイア基板の平面
図である。同図において、１は面方位（１０１２）の円
板状サファイア基板である該サファイア基板ＩＫＩＩｉ
労開面（１０１２）が存在する。ｔた、相互に直交する
二つの晶帯軸、即ち、骨間面（１０１２）と面方位（１
０１２）の基板表面との交線（２２０１）　　および［
０２２１）が存在する。そして、上記サファイア基板１
には、その晶帯軸〔２ｉ０１〕に一致するオリエ／テー
シ、ンフラット２が形成されている。従って、他の晶帯
軸［０２２１）はオリエンテーションフラット２に直交
している。
上記、構成からなるサファイア基板によれば、例えばＳ
ＯＳ構造の半導体装置を製造した後、個々のチアｆｔ−
切や出す際にスクライプ方向が勢開面の方向と一致する
ため、従来よりも浅い切り込み深さで容易にグイソング
することができ、この結果、ダイヤモンド針の寿命を数
倍も長くすることができる。また従来、スクライプ方向
に対して＃１はＩＦ５：する方向にマイクロクラックが
発生して、素子領域にもそれが及び、素子に悪影智を与
えていたが、これらの問題も相当−に緩和するごとが／
ｃ′きる。
他方、上記実施例のサファイア基板を用いて例えばＳＯ
８構造の半導体装置を製造する場合、オリエ／テーシ、
ンフラ、ト２はエピタキシャルシリコン層の結晶軸方向
を知るための正確な基準とはならないが、その誤差はわ
ずか２〜３゜であるから、形成された素子の特性には実
質上全く影響はない。
以上詳述したように、本発明によれば個々のチップを切
り出す際のスフライ！を著しく容易にし、かつグイソン
グの信頼性をも向上することができる半導体装置用サフ
ァイア基板を提供できるものである。
【図面の簡単な説明】
第１図は従来のサファイア基板の平面図、第２図はスク
ライプ方向を示す平面図、第３図は本発明の一実施例に
なるサファイア基板の平面図である。 １・・・サファイア基板、２・・・オリエンテーシ、ン
フラ、ト。 出願人代理人　　弁理士　鈴　江　武　彦を−λ ０ １へ Ｗｉ！ｉ　　　　　　　　　　　　　　区へ ｗＩ＆　　　　　　　　　　　　　粧

Claims (1)

    【特許請求の範囲】
  1. 円板状のサファイア単結晶からなり、その表面と伸開面
    との交線方向に一致してオリエンテーションフラットを
    設けたことを特徴とする半導体装置用サファイア基板。
JP56188842A 1981-11-25 1981-11-25 半導体装置用サフアイア基板 Pending JPS5890736A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP56188842A JPS5890736A (ja) 1981-11-25 1981-11-25 半導体装置用サフアイア基板
US06/422,371 US4442178A (en) 1981-11-25 1982-09-24 SOS Substrate for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56188842A JPS5890736A (ja) 1981-11-25 1981-11-25 半導体装置用サフアイア基板

Publications (1)

Publication Number Publication Date
JPS5890736A true JPS5890736A (ja) 1983-05-30

Family

ID=16230789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56188842A Pending JPS5890736A (ja) 1981-11-25 1981-11-25 半導体装置用サフアイア基板

Country Status (2)

Country Link
US (1) US4442178A (ja)
JP (1) JPS5890736A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528438U (ja) * 1991-09-25 1993-04-16 本田技研工業株式会社 エアレス塗装装置
US7045223B2 (en) 2003-09-23 2006-05-16 Saint-Gobain Ceramics & Plastics, Inc. Spinel articles and methods for forming same
US7326477B2 (en) 2003-09-23 2008-02-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel boules, wafers, and methods for fabricating same
US7919815B1 (en) 2005-02-24 2011-04-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel wafers and methods of preparation

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4590130A (en) * 1984-03-26 1986-05-20 General Electric Company Solid state zone recrystallization of semiconductor material on an insulator
US4631234A (en) * 1985-09-13 1986-12-23 Texas Instruments Incorporated Germanium hardened silicon substrate
FR2617870B1 (fr) * 1987-07-09 1989-10-27 Labo Electronique Physique Procede de realisation de plaquettes-substrats orientees, a partir de lingots massifs semi-conducteurs du groupe iii-v
DE69714627T2 (de) * 1996-02-29 2002-12-05 Kyocera Corp Saphir Einkristall, seine Anwendung als Substrat in einem Halbleiterlaserdiode und Verfahren zu ihrer Herstellung
US5792566A (en) * 1996-07-02 1998-08-11 American Xtal Technology Single crystal wafers
FR2752768B1 (fr) * 1996-08-27 2003-04-11 Commissariat Energie Atomique Procede d'obtention d'une plaquette de materiau semiconducteur de grandes dimensions et utilisation de la plaquette obtenue pour realiser des substrats du type semiconducteur sur isolant
JPH11195627A (ja) * 1997-12-27 1999-07-21 Hewlett Packard Co <Hp> 光学素子の製造方法
US7176109B2 (en) 2001-03-23 2007-02-13 Micron Technology, Inc. Method for forming raised structures by controlled selective epitaxial growth of facet using spacer
US20040135232A1 (en) * 2003-01-10 2004-07-15 Bakel Henry Van Semiconductor wafer and method of marking a crystallographic direction on a semiconductor wafer
JP4714423B2 (ja) * 2004-01-06 2011-06-29 Ｏｋｉセミコンダクタ株式会社 半導体ウエハとその製造方法
JP7327920B2 (ja) * 2018-09-28 2023-08-16 株式会社ディスコ ダイヤモンド基板生成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131496A (en) * 1977-12-15 1978-12-26 Rca Corp. Method of making silicon on sapphire field effect transistors with specifically aligned gates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528438U (ja) * 1991-09-25 1993-04-16 本田技研工業株式会社 エアレス塗装装置
US7045223B2 (en) 2003-09-23 2006-05-16 Saint-Gobain Ceramics & Plastics, Inc. Spinel articles and methods for forming same
US7326477B2 (en) 2003-09-23 2008-02-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel boules, wafers, and methods for fabricating same
US7919815B1 (en) 2005-02-24 2011-04-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel wafers and methods of preparation

Also Published As

Publication number Publication date
US4442178A (en) 1984-04-10

Similar Documents

Publication Publication Date Title
JPS5890736A (ja) 半導体装置用サフアイア基板
CN102714152A (zh) 功能元件及其制造方法
JPH07131069A (ja) 窒化ガリウム系化合物半導体チップの製造方法
TWI286392B (en) Method for production of semiconductor chip
US5147824A (en) Semiconductor wafer
JPS62105446A (ja) 半導体装置の製造方法
JPS60144985A (ja) 半導体発光素子の製造方法
JPH07307316A (ja) Ｉｉｉ −ｖ族半導体ウエ−ハ及びその加工方法
US6621149B2 (en) Semiconductor chip production method and semiconductor wafer
US3731861A (en) Method for dicing materials having a hexagonal crystal structure
JPH02187305A (ja) ウエハ分割用ブレード
TW560089B (en) Cutting method of sapphire substrate for semiconductor device
JPH06204336A (ja) 半導体基板の分割方法
JPS60123086A (ja) 半導体レ−ザの製造方法
JPS62108007A (ja) 半導体板の分割方法
JPS61214421A (ja) 半導体ウエハ
JPH0555143A (ja) 円形ウエハ上の結晶成長方法
JPS59167011A (ja) 半導体ウエハ
JPH02159010A (ja) 半導体装置の製法
US20160079059A1 (en) Elliptical wafer manufacture
JPH0442949A (ja) ダイシングスリット付き半導体装置
JPH02275614A (ja) 半導体単結晶基板
JPS6226183B2 (ja)
JPS63300508A (ja) 樹脂封止型半導体装置
JPS59232475A (ja) 半導体素子の製造方法