JPH07307316A - Iii −v族半導体ウエ−ハ及びその加工方法 - Google Patents
Iii −v族半導体ウエ−ハ及びその加工方法Info
- Publication number
- JPH07307316A JPH07307316A JP12415994A JP12415994A JPH07307316A JP H07307316 A JPH07307316 A JP H07307316A JP 12415994 A JP12415994 A JP 12415994A JP 12415994 A JP12415994 A JP 12415994A JP H07307316 A JPH07307316 A JP H07307316A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- crystal
- orientation
- cleavage plane
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 III −V族半導体ウエ−ハの側面に付けられ
結晶方位を示すオリエンテ−ションフラットが、真の劈
開面からずれていると、製造工程で不良品が発生しやす
いし、製造されたレ−ザ素子も性能が悪い。従来は劈開
面からの許容誤差が0.5°とされていた。この公差は
大きすぎるということがわかった。適性な公差を与える
ことが目的である。 【構成】 本発明のIII −V族半導体ウエ−ハは、側面
に付けるオリエンテ−ションフラットが、劈開面から
0.02°の範囲にあるようにしている。こうすること
により、製造歩留まりが向上する。また製品は、最小発
振電流(閾値電流)が低くなり、電流/光変換効率も高
揚する高性能のレ−ザ半導体を得ることができる。
結晶方位を示すオリエンテ−ションフラットが、真の劈
開面からずれていると、製造工程で不良品が発生しやす
いし、製造されたレ−ザ素子も性能が悪い。従来は劈開
面からの許容誤差が0.5°とされていた。この公差は
大きすぎるということがわかった。適性な公差を与える
ことが目的である。 【構成】 本発明のIII −V族半導体ウエ−ハは、側面
に付けるオリエンテ−ションフラットが、劈開面から
0.02°の範囲にあるようにしている。こうすること
により、製造歩留まりが向上する。また製品は、最小発
振電流(閾値電流)が低くなり、電流/光変換効率も高
揚する高性能のレ−ザ半導体を得ることができる。
Description
【0001】
【産業上の利用分野】本発明は、主に半導体レ−ザに用
いられるIII −V族化合物半導体基板及びその加工方法
に関する。半導体レ−ザの基板はGaAs、InP、G
aPなどのIII −V族半導体が用いられる。基板自体は
水平ブリッジマン法(HB)、液体封止チョクラルスキ
−法(LEC)などで作られる。このインゴットを円形
に研削し、劈開面を表す2つの平面部を研削する。これ
を内周刃スライサ−によってウエ−ハに分離する。ウエ
−ハをラッピング、エッチング、ミラ−研磨してミラ−
ウエ−ハとする。
いられるIII −V族化合物半導体基板及びその加工方法
に関する。半導体レ−ザの基板はGaAs、InP、G
aPなどのIII −V族半導体が用いられる。基板自体は
水平ブリッジマン法(HB)、液体封止チョクラルスキ
−法(LEC)などで作られる。このインゴットを円形
に研削し、劈開面を表す2つの平面部を研削する。これ
を内周刃スライサ−によってウエ−ハに分離する。ウエ
−ハをラッピング、エッチング、ミラ−研磨してミラ−
ウエ−ハとする。
【0002】このミラ−ウエ−ハ上にウエ−ハプロセス
により多数の単位の半導体レ−ザを縦横に作製する。ま
ず、III −V半導体の薄膜(バッファ層、活性層、クラ
ッド層)をエピタキシャル成長させる。レ−ザにするに
は素子の中央をストライプ状に残し、両側に電流を遮断
するための埋め込み層を液相エピタキシャル成長により
形成する。この上にさらにクラッド層やキャップ層をエ
ピタキシャル成長させ、ストライプ状に電極を付ける。
基板の裏面にも電極を付ける。
により多数の単位の半導体レ−ザを縦横に作製する。ま
ず、III −V半導体の薄膜(バッファ層、活性層、クラ
ッド層)をエピタキシャル成長させる。レ−ザにするに
は素子の中央をストライプ状に残し、両側に電流を遮断
するための埋め込み層を液相エピタキシャル成長により
形成する。この上にさらにクラッド層やキャップ層をエ
ピタキシャル成長させ、ストライプ状に電極を付ける。
基板の裏面にも電極を付ける。
【0003】これでウエ−ハプロセスが終わり、劈開に
沿って切り離し、個々の素子に分離する。これがチップ
である。チップをパッケ−ジに取り付け、ワイヤボンデ
イングしてシ−ルし、レ−ザ素子を完成する。ストライ
プ電極から裏面の電極に電流を流すと、この電流が活性
層に入り電子、正孔対を作り出す。これが再結合して光
が発生する。この光が導波路を伝搬する。導波路の両端
にある共振器で反射されてこの光が導波路を往復する。
光が伝搬することにより電子正孔の再結合を誘起し、誘
導放出を促す。共振器の間で繰り返し反射されるので増
幅され、位相の揃ったビ−ムが一方のミラ−から出てく
る。ここで半導体レ−ザの共振器を形成する反射面は結
晶の劈開面を使う。III −V族半導体結晶は{011}
が劈開面である。 中括弧{klm}は面を表す集合概
念で、小括弧(klm)は個別の面を表す。その面に直
交する法線は集合表現<klm>で示す。個別の法線
(方向)概念は[klm]によって表現する。しかしこ
れらの表記方法の区別を知らない人も多く、必ずしも遵
守されておらず混用されることも多いようである。
沿って切り離し、個々の素子に分離する。これがチップ
である。チップをパッケ−ジに取り付け、ワイヤボンデ
イングしてシ−ルし、レ−ザ素子を完成する。ストライ
プ電極から裏面の電極に電流を流すと、この電流が活性
層に入り電子、正孔対を作り出す。これが再結合して光
が発生する。この光が導波路を伝搬する。導波路の両端
にある共振器で反射されてこの光が導波路を往復する。
光が伝搬することにより電子正孔の再結合を誘起し、誘
導放出を促す。共振器の間で繰り返し反射されるので増
幅され、位相の揃ったビ−ムが一方のミラ−から出てく
る。ここで半導体レ−ザの共振器を形成する反射面は結
晶の劈開面を使う。III −V族半導体結晶は{011}
が劈開面である。 中括弧{klm}は面を表す集合概
念で、小括弧(klm)は個別の面を表す。その面に直
交する法線は集合表現<klm>で示す。個別の法線
(方向)概念は[klm]によって表現する。しかしこ
れらの表記方法の区別を知らない人も多く、必ずしも遵
守されておらず混用されることも多いようである。
【0004】Siと異なりIII −V族半導体は、2種類
の劈開面がある。JISでは上線を引くことができない
から、1の上線は−1によって表現する。(100)面
に直交する劈開面は(0±1±1)によって表される。
これらの劈開面自体も互いに直交する。R面:(01
1)、(0−1−1)は等価、Q面:(0−11)、
(01−1)は等価であるが、R面とQ面は等価でな
い。これらの面はエッチングの速度が異なる。これらの
内、エッチングした時に断面が上広がりになるものをメ
サ方向という。断面が下広がりになるものを逆メサ方向
という。二つの劈開面が等価でなく、エッチングに対す
る振る舞いが違うので、これらを区別する必要がある。
の劈開面がある。JISでは上線を引くことができない
から、1の上線は−1によって表現する。(100)面
に直交する劈開面は(0±1±1)によって表される。
これらの劈開面自体も互いに直交する。R面:(01
1)、(0−1−1)は等価、Q面:(0−11)、
(01−1)は等価であるが、R面とQ面は等価でな
い。これらの面はエッチングの速度が異なる。これらの
内、エッチングした時に断面が上広がりになるものをメ
サ方向という。断面が下広がりになるものを逆メサ方向
という。二つの劈開面が等価でなく、エッチングに対す
る振る舞いが違うので、これらを区別する必要がある。
【0005】
【従来の技術】そこで、(100)面を持つウエ−ハの
場合は、ウエ−ハの側周に二つの劈開面を弓形に切り取
り、結晶方位を指示するようにしている。弓形の弦の長
さを違えることにより、二つの方位を区別する。このよ
うにウエ−ハの縁を弓形に切り取って結晶方位を示すも
のをオリエンテ−ションフラットという。断面がメサに
なる劈開方向の弓形の弦をより長くする。これをOFと
いうことがある。断面が逆メサになる劈開方向の弓形の
弦をより短くする。これをIFということがある。二つ
の劈開面がウエ−ハの縁にあるので、そのウエ−ハの上
面をエッチングした時に、メサになる方向と逆メサにな
る方向を区別することができる。
場合は、ウエ−ハの側周に二つの劈開面を弓形に切り取
り、結晶方位を指示するようにしている。弓形の弦の長
さを違えることにより、二つの方位を区別する。このよ
うにウエ−ハの縁を弓形に切り取って結晶方位を示すも
のをオリエンテ−ションフラットという。断面がメサに
なる劈開方向の弓形の弦をより長くする。これをOFと
いうことがある。断面が逆メサになる劈開方向の弓形の
弦をより短くする。これをIFということがある。二つ
の劈開面がウエ−ハの縁にあるので、そのウエ−ハの上
面をエッチングした時に、メサになる方向と逆メサにな
る方向を区別することができる。
【0006】従来の製品としては、例えば、SEMI規
格SEMI M9−90(p.132〜144)に示さ
れている。一般には(100)面の円形ウエ−ハの場
合、側面の(01−1)面或いは(0−11)面をOF
(プライマリ−フラット)とし、(011)面或いは
(0−1−1)面をIF(セカンダリ−フラット)とす
る。例えば2インチのGaAsウエ−ハの場合、OFの
弦の長さは14mm〜18mm、IFの弦の長さは6m
m〜10mmとする。オリエンテ−ションフラットは劈
開面に平行であるのが最も望ましい。しかし自然劈開し
てオリエンテ−ションフラットを付けるのではなく、イ
ンゴットの段階で長い結晶全体の側面にOF、IFを付
けるので、オリエンテ−ションフラットと結晶の劈開面
方向とがわずかに食い違う。
格SEMI M9−90(p.132〜144)に示さ
れている。一般には(100)面の円形ウエ−ハの場
合、側面の(01−1)面或いは(0−11)面をOF
(プライマリ−フラット)とし、(011)面或いは
(0−1−1)面をIF(セカンダリ−フラット)とす
る。例えば2インチのGaAsウエ−ハの場合、OFの
弦の長さは14mm〜18mm、IFの弦の長さは6m
m〜10mmとする。オリエンテ−ションフラットは劈
開面に平行であるのが最も望ましい。しかし自然劈開し
てオリエンテ−ションフラットを付けるのではなく、イ
ンゴットの段階で長い結晶全体の側面にOF、IFを付
けるので、オリエンテ−ションフラットと結晶の劈開面
方向とがわずかに食い違う。
【0007】既に述べたようにインゴットの段階でX線
回折により結晶方位を決め、{011}を研削して印を
付ける。従来のウエ−ハでは、0.5°がずれの許容誤
差であった。つまりOF、IFの方位は(0±1±1)
±0.5°とする。つまり厳密な劈開面から0.5°食
い違っても差し支えないと考えられていたのである。し
かし0.5°というのはかなり大きい角度である。あま
い公差の設定である。このような大きい誤差が、製造歩
留まりを下げ、製品の品質を下げているということに、
本発明者は初めて気付いた。さらに、ウエ−ハに切り出
した後、OF、IFなどのフラット面は鋭い端面が露呈
するので、割れ欠けの原因になる。そこで特開平2−7
6226号は、ウエ−ハ1枚ずつ、オリエンテ−ション
フラットのエッジを面取り加工することを提案してい
る。これにより割れや欠けの発生を有効に防止できる。
回折により結晶方位を決め、{011}を研削して印を
付ける。従来のウエ−ハでは、0.5°がずれの許容誤
差であった。つまりOF、IFの方位は(0±1±1)
±0.5°とする。つまり厳密な劈開面から0.5°食
い違っても差し支えないと考えられていたのである。し
かし0.5°というのはかなり大きい角度である。あま
い公差の設定である。このような大きい誤差が、製造歩
留まりを下げ、製品の品質を下げているということに、
本発明者は初めて気付いた。さらに、ウエ−ハに切り出
した後、OF、IFなどのフラット面は鋭い端面が露呈
するので、割れ欠けの原因になる。そこで特開平2−7
6226号は、ウエ−ハ1枚ずつ、オリエンテ−ション
フラットのエッジを面取り加工することを提案してい
る。これにより割れや欠けの発生を有効に防止できる。
【0008】
【発明が解決しようとする課題】半導体レ−ザの素子を
製造するには次のようにする。一例として埋め込み型に
ついて説明する。まず(100)面を持ち2つのオリエ
ンテ−ションフラットを有するIII −V族半導体ウエ−
ハ(GaAs、GaP、InP基板)にエピタキシャル
成長によりバッファ層、活性層、クラッド層などを一様
に積層する。オリエンテ−ションフラットを基準にして
マスク合わせして、選択的に各素子になるべき部分の両
側をエッチング除去する。ここにnpnまたはpnpの
3層よりなる埋め込み層を形成する。これらの上にクラ
ッド層、コンタクト層をエピタキシャル成長させ、絶縁
膜で覆い、コンタクト層の上部の絶縁膜を帯状に除き、
ここに電極を付ける。さらに基板の裏面にも電極を付け
る。これでウエ−ハ全体のプロセスが終わりになる。こ
こまでのウエ−ハプロセスにおいて、素子の位置決め
は、全て2つのオリエンテ−ションフラットによってい
る。活性層の方向は、何れかのオリエンテ−ションフラ
ットの面に平行である。素子が完成した時は活性層には
励起光が層面の方向に伝搬する。つまり光の伝搬方向を
決める導波路がオリエンテ−ションフラットに平行にな
る。
製造するには次のようにする。一例として埋め込み型に
ついて説明する。まず(100)面を持ち2つのオリエ
ンテ−ションフラットを有するIII −V族半導体ウエ−
ハ(GaAs、GaP、InP基板)にエピタキシャル
成長によりバッファ層、活性層、クラッド層などを一様
に積層する。オリエンテ−ションフラットを基準にして
マスク合わせして、選択的に各素子になるべき部分の両
側をエッチング除去する。ここにnpnまたはpnpの
3層よりなる埋め込み層を形成する。これらの上にクラ
ッド層、コンタクト層をエピタキシャル成長させ、絶縁
膜で覆い、コンタクト層の上部の絶縁膜を帯状に除き、
ここに電極を付ける。さらに基板の裏面にも電極を付け
る。これでウエ−ハ全体のプロセスが終わりになる。こ
こまでのウエ−ハプロセスにおいて、素子の位置決め
は、全て2つのオリエンテ−ションフラットによってい
る。活性層の方向は、何れかのオリエンテ−ションフラ
ットの面に平行である。素子が完成した時は活性層には
励起光が層面の方向に伝搬する。つまり光の伝搬方向を
決める導波路がオリエンテ−ションフラットに平行にな
る。
【0009】ウエ−ハ全体にデバイスを形成するウエ−
ハプロセスが終わると、(100)基板(ウエ−ハ)
を、(0±1±1)の劈開面に沿って縦横に切断する。
多数の等価なチップが得られる。これがレ−ザチップで
ある。チップの4つの切断面の内、活性層に平行な面を
側面と呼び、活性層に直交する面を端面と呼ぶ。端面は
劈開面であるからきれいな平坦面になる。これがレ−ザ
光の反射面になる。平行な2端面が共振器になる。一方
の面の反射率を1にし、他方の面を1以下にして、後者
の端面から光を外部に取り出す。
ハプロセスが終わると、(100)基板(ウエ−ハ)
を、(0±1±1)の劈開面に沿って縦横に切断する。
多数の等価なチップが得られる。これがレ−ザチップで
ある。チップの4つの切断面の内、活性層に平行な面を
側面と呼び、活性層に直交する面を端面と呼ぶ。端面は
劈開面であるからきれいな平坦面になる。これがレ−ザ
光の反射面になる。平行な2端面が共振器になる。一方
の面の反射率を1にし、他方の面を1以下にして、後者
の端面から光を外部に取り出す。
【0010】チップを適当なパッケ−ジにダイボンド
し、ピンと電極をワイヤボンデイングによって接続し、
キャップで封止してレ−ザ素子を完成する。このような
製造方法によって半導体レ−ザが作られる。チップの切
断線は厳密に劈開面である。しかしウエ−ハの上にチッ
プ単位のデバイスを作製する段階では、オリエンテ−シ
ョンフラットによってデバイスの方位を決定している。
オリエンテ−ションフラットと劈開面の方向がΘだけ食
い違うとする。デバイスの方位と、その側面、端面の角
度がΘだけ異なることになる。劈開面に沿って切り取ら
れるのでチップは正確に長方形である。しかし、デバイ
ス自体はこれに対して平行四辺形に形成されていること
になる。
し、ピンと電極をワイヤボンデイングによって接続し、
キャップで封止してレ−ザ素子を完成する。このような
製造方法によって半導体レ−ザが作られる。チップの切
断線は厳密に劈開面である。しかしウエ−ハの上にチッ
プ単位のデバイスを作製する段階では、オリエンテ−シ
ョンフラットによってデバイスの方位を決定している。
オリエンテ−ションフラットと劈開面の方向がΘだけ食
い違うとする。デバイスの方位と、その側面、端面の角
度がΘだけ異なることになる。劈開面に沿って切り取ら
れるのでチップは正確に長方形である。しかし、デバイ
ス自体はこれに対して平行四辺形に形成されていること
になる。
【0011】従来はΘの公差が0.5°ということにな
っていた。これはSEMIによる基準である。しかし本
発明者は、これは角度誤差としては大きすぎるというこ
とに気付いた。これには二つの理由がある。一つは、励
起光が伝搬する導波路が劈開面である端面と直角でない
ために、反射損失が大きくなることである。これを図4
に示す。導波路と反射面との角度が直角からΘだけずれ
ているので、反射光は導波路軸線から2Θずれる。導波
路は埋め込み層によって囲まれているので境界面で光が
反射する。従って2Θ斜めの光も伝搬光にはなるが、軸
線に対して角度があるので、光エネルギ−の一部が散逸
する。励起光の一部が失われるので、レ−ザ発振が起こ
り難くなる。つまり最小発振電流(閾値)が高くなる。
さらにレ−ザ発振しても、注入電流に対する発光量の比
率が低くなる。つまり量子効率が低下する。このように
反射面と活性層の導波路の角度が90度からずれること
によりレ−ザ性能を低下させることがわかった。Θ=0
であるのが最も望ましい。しかし実際全てのウエ−ハに
ついて公差が0になるようにすることはできない。
っていた。これはSEMIによる基準である。しかし本
発明者は、これは角度誤差としては大きすぎるというこ
とに気付いた。これには二つの理由がある。一つは、励
起光が伝搬する導波路が劈開面である端面と直角でない
ために、反射損失が大きくなることである。これを図4
に示す。導波路と反射面との角度が直角からΘだけずれ
ているので、反射光は導波路軸線から2Θずれる。導波
路は埋め込み層によって囲まれているので境界面で光が
反射する。従って2Θ斜めの光も伝搬光にはなるが、軸
線に対して角度があるので、光エネルギ−の一部が散逸
する。励起光の一部が失われるので、レ−ザ発振が起こ
り難くなる。つまり最小発振電流(閾値)が高くなる。
さらにレ−ザ発振しても、注入電流に対する発光量の比
率が低くなる。つまり量子効率が低下する。このように
反射面と活性層の導波路の角度が90度からずれること
によりレ−ザ性能を低下させることがわかった。Θ=0
であるのが最も望ましい。しかし実際全てのウエ−ハに
ついて公差が0になるようにすることはできない。
【0012】もう一つは、ウエ−ハが大きい場合に、劈
開の沿う切断面とデバイスの区分線が食い違うというこ
とである。デバイスの区分線は、オリエンテ−ションフ
ラットによって決められる。デバイス区分線は長方形を
なす。切断線と同じ大きさの長方形である。しかしΘだ
けずれているから、切断のはじめに区分線と切断線が同
一であるとすると、切断線の長さをXとして、切断線と
区分線がXΘだけずれてくる。ウエ−ハの直径をDとす
ると、切断線の終点近くでは、ずれがDΘになる。チッ
プのサイズをK×Mとする。ストライプの長さがKでチ
ップの幅がMである。すると、幅方向にXΘのずれがあ
り、長手方向にもXΘのずれが発生する。幅方向におい
て、ストライプが丁度中央に位置しないということが起
こり得る。このようなチップは不合格であり、廃棄され
なければならない。つまりオリエンテ−ションフラット
のずれによりチップの歩留まりが低下する。これは望ま
しくないことである。
開の沿う切断面とデバイスの区分線が食い違うというこ
とである。デバイスの区分線は、オリエンテ−ションフ
ラットによって決められる。デバイス区分線は長方形を
なす。切断線と同じ大きさの長方形である。しかしΘだ
けずれているから、切断のはじめに区分線と切断線が同
一であるとすると、切断線の長さをXとして、切断線と
区分線がXΘだけずれてくる。ウエ−ハの直径をDとす
ると、切断線の終点近くでは、ずれがDΘになる。チッ
プのサイズをK×Mとする。ストライプの長さがKでチ
ップの幅がMである。すると、幅方向にXΘのずれがあ
り、長手方向にもXΘのずれが発生する。幅方向におい
て、ストライプが丁度中央に位置しないということが起
こり得る。このようなチップは不合格であり、廃棄され
なければならない。つまりオリエンテ−ションフラット
のずれによりチップの歩留まりが低下する。これは望ま
しくないことである。
【0013】このように結晶方位を示すオリエンテ−シ
ョンフラットOF,IFが真の劈開面と食い違っている
ことによる不都合がある。これはインゴットの段階でX
線により結晶方位を定め、インゴットの側面にオリエン
テ−ションフラットを研削加工することに起因する。そ
こで、インゴットのままオリエンテ−ションフラット研
削し、ウエ−ハに切断した後、ウエ−ハ1枚1枚につい
て、予め付けられたオリエンテ−ションフラットの近
く、をこれにほぼ平行な劈開面でさらに折り取れば正し
い劈開面をオリエンテ−ションフラットにすることがで
きる。こうするとオリエンテ−ションフラットが正確な
劈開面に一致し、上記のような問題がなくなる。しかし
この方法はウエ−ハ1枚、1枚について劈開するという
余分な作業が必要になり工程が増える。人件費が増加す
る。またオリエンテ−ションフラットを2回付けること
になり、オリエンテ−ションフラットのための切り取り
部分が広くなり、有効利用できるウエ−ハ面積が少なく
なる。一つのウエ−ハから取れるチップ数が減る。
ョンフラットOF,IFが真の劈開面と食い違っている
ことによる不都合がある。これはインゴットの段階でX
線により結晶方位を定め、インゴットの側面にオリエン
テ−ションフラットを研削加工することに起因する。そ
こで、インゴットのままオリエンテ−ションフラット研
削し、ウエ−ハに切断した後、ウエ−ハ1枚1枚につい
て、予め付けられたオリエンテ−ションフラットの近
く、をこれにほぼ平行な劈開面でさらに折り取れば正し
い劈開面をオリエンテ−ションフラットにすることがで
きる。こうするとオリエンテ−ションフラットが正確な
劈開面に一致し、上記のような問題がなくなる。しかし
この方法はウエ−ハ1枚、1枚について劈開するという
余分な作業が必要になり工程が増える。人件費が増加す
る。またオリエンテ−ションフラットを2回付けること
になり、オリエンテ−ションフラットのための切り取り
部分が広くなり、有効利用できるウエ−ハ面積が少なく
なる。一つのウエ−ハから取れるチップ数が減る。
【0014】
【課題を解決するための手段】本発明のIII −V族半導
体ウエ−ハは、(100)面を持ち、側周に劈開面(0
±1±1)から±0.02°以内の面を持つオリエンテ
−ションフラットを機械研削したものである。つまりイ
ンゴットの段階で、結晶方位を決め、インゴットの側面
に平坦部を研削したものである。これをウエ−ハに切断
すると、オリエンテ−ションフラットになる。図10に
本発明のウエ−ハを示す。従来は、オリエンテ−ション
フラットの劈開面からのずれ公差が0.5°であったも
のを、0.02°にするところに本発明の特徴がある。
さらにオリエンテ−ションフラットとウエ−ハの表面、
裏面が滑らかな円弧面によって接続されるようにしても
よい。これはオリエンテ−ションフラットの部分の割
れ、欠けを防止する上で効果がある。図11にこれを示
す。
体ウエ−ハは、(100)面を持ち、側周に劈開面(0
±1±1)から±0.02°以内の面を持つオリエンテ
−ションフラットを機械研削したものである。つまりイ
ンゴットの段階で、結晶方位を決め、インゴットの側面
に平坦部を研削したものである。これをウエ−ハに切断
すると、オリエンテ−ションフラットになる。図10に
本発明のウエ−ハを示す。従来は、オリエンテ−ション
フラットの劈開面からのずれ公差が0.5°であったも
のを、0.02°にするところに本発明の特徴がある。
さらにオリエンテ−ションフラットとウエ−ハの表面、
裏面が滑らかな円弧面によって接続されるようにしても
よい。これはオリエンテ−ションフラットの部分の割
れ、欠けを防止する上で効果がある。図11にこれを示
す。
【0015】
【作用】<100>方向に成長させたIII −V族結晶を
インゴットの時点で、結晶側面を(0±1±1)に精密
に合わせて研削加工する。この後、インゴットを薄くス
ライスしてウエ−ハにする。予め研削加工した部分がオ
リエンテ−ションフラットになる。これは真の劈開面か
らのずれが0.02°以内である。デバイス作製時の歩
留まりが高まり、作製されたレ−ザ素子も高性能であ
る。つまり横方向に劈開面に沿って切断した時に横劈開
面が、縦方向のスキップスクライブに交差せず、製品の
歩留まりが高くなる。活性層と反射面のなす角度が殆ど
90度になり、反射光が同一の経路を往復することがで
きる。これはレ−ザの量子効率を高める。また最小発振
電流を小さくすることができる。インゴットの段階で側
面研削するので、1枚1枚ウエ−ハを自然劈開するのに
比べて作業時間が短くなるので、能率も高い。
インゴットの時点で、結晶側面を(0±1±1)に精密
に合わせて研削加工する。この後、インゴットを薄くス
ライスしてウエ−ハにする。予め研削加工した部分がオ
リエンテ−ションフラットになる。これは真の劈開面か
らのずれが0.02°以内である。デバイス作製時の歩
留まりが高まり、作製されたレ−ザ素子も高性能であ
る。つまり横方向に劈開面に沿って切断した時に横劈開
面が、縦方向のスキップスクライブに交差せず、製品の
歩留まりが高くなる。活性層と反射面のなす角度が殆ど
90度になり、反射光が同一の経路を往復することがで
きる。これはレ−ザの量子効率を高める。また最小発振
電流を小さくすることができる。インゴットの段階で側
面研削するので、1枚1枚ウエ−ハを自然劈開するのに
比べて作業時間が短くなるので、能率も高い。
【0016】
【実施例】LEC法で<100>方向にInP結晶を成
長させた。図1は平面方向で表した各面の方位を示す。
実際には円柱形に近い結晶が引き上るが、ここでは面の
関係を示すために角柱にしている。上面が(100)
で、これに対して45度の角度をなすように、4方に
(10±1)、(1±10)面などがある。3角形の肩
部が(1±1±1)面である。これは上面にたいして1
20°の交角をなす。4つの側面が(0±10)、(0
0±1)面である。他の4つの側面が(0±1±1)で
ありこれが劈開面である。インゴットからウエ−ハを切
り出したときの関係を示すために、上面にウエ−ハを描
いている。二つの劈開面に平行になるようにオリエンテ
−ションフラットOF、IFを付けることになる。
長させた。図1は平面方向で表した各面の方位を示す。
実際には円柱形に近い結晶が引き上るが、ここでは面の
関係を示すために角柱にしている。上面が(100)
で、これに対して45度の角度をなすように、4方に
(10±1)、(1±10)面などがある。3角形の肩
部が(1±1±1)面である。これは上面にたいして1
20°の交角をなす。4つの側面が(0±10)、(0
0±1)面である。他の4つの側面が(0±1±1)で
ありこれが劈開面である。インゴットからウエ−ハを切
り出したときの関係を示すために、上面にウエ−ハを描
いている。二つの劈開面に平行になるようにオリエンテ
−ションフラットOF、IFを付けることになる。
【0017】溶融KOHによるエッチピットもウエ−ハ
の上に書き込んである。実際にこのようなエッチピット
になるわけではなく、断面図形状を模式的に表現したも
のである。結晶の周りにも溶融KOHによるエッチ断面
を示している。これは同じ劈開面でも(01−1)、
(0−11)と、(011)、(0−1−1)とはKO
Hエッチングに対する性質が違うということを表してい
る。ウエ−ハにおいて、(0−1−1)と(0−11)
をオリエンテ−ションフラットとしている。(0−1−
1)面に平行にKOHエッチングすると、下側が広くえ
ぐれた断面図形状になる。これが逆メサ方向である。鳩
の尾に似ているからダブテイル型エッチピットという。
の上に書き込んである。実際にこのようなエッチピット
になるわけではなく、断面図形状を模式的に表現したも
のである。結晶の周りにも溶融KOHによるエッチ断面
を示している。これは同じ劈開面でも(01−1)、
(0−11)と、(011)、(0−1−1)とはKO
Hエッチングに対する性質が違うということを表してい
る。ウエ−ハにおいて、(0−1−1)と(0−11)
をオリエンテ−ションフラットとしている。(0−1−
1)面に平行にKOHエッチングすると、下側が広くえ
ぐれた断面図形状になる。これが逆メサ方向である。鳩
の尾に似ているからダブテイル型エッチピットという。
【0018】このインゴットを円柱形に研削する。X線
結晶面方位測定装置がインゴットの外周研削装置に付い
ている。これにより、結晶の面方位を測定する。プライ
マリ−フラット(オリエンテ−ションフラット)を(0
±1±1)面から、0.02°以内になるように位置決
めし、側面を研削加工した。これが図2に示す状態であ
る。内周刃スライサ−により、インゴットを軸線に直角
な方向に切り出す。これがウエ−ハである。ラッピン
グ、エッチング、ポリッシングしてミラ−ウエ−ハとす
る。はじめに側面研削した平坦面が、ウエ−ハのプライ
マリ−フラット(オリエンテ−ションフラット)にな
る。オリエンテ−ションフラットの部分を除く優弧分を
面取り加工する。これはウエ−ハが割れたり欠けたりし
ないようにするためである。ミラ−ウエ−ハが完成す
る。
結晶面方位測定装置がインゴットの外周研削装置に付い
ている。これにより、結晶の面方位を測定する。プライ
マリ−フラット(オリエンテ−ションフラット)を(0
±1±1)面から、0.02°以内になるように位置決
めし、側面を研削加工した。これが図2に示す状態であ
る。内周刃スライサ−により、インゴットを軸線に直角
な方向に切り出す。これがウエ−ハである。ラッピン
グ、エッチング、ポリッシングしてミラ−ウエ−ハとす
る。はじめに側面研削した平坦面が、ウエ−ハのプライ
マリ−フラット(オリエンテ−ションフラット)にな
る。オリエンテ−ションフラットの部分を除く優弧分を
面取り加工する。これはウエ−ハが割れたり欠けたりし
ないようにするためである。ミラ−ウエ−ハが完成す
る。
【0019】この後は、ウエ−ハの全体に多数のレ−ザ
素子を形成するウエ−ハプロセスになる。これは図3に
示すように、プライマリ−フラット(オリエンテ−ショ
ンフラット)を基準に方位を決める。実線で示すように
素子単位がウエ−ハ面上に、縦横に多数想定される。こ
こでは縦が350μm、横が300μmで、活性層の横
幅が1.2μmの素子を作ることにする。図3で実線は
オリエンテ−ションフラットによって決められた素子単
位の境界を示す。破線は劈開面によって限定される素子
の単位を示す。プライマリ−フラットが劈開面からずれ
ていると、実際に劈開面に沿って切断されるチップ(破
線)と、仮想的なチップ(実線)が食い違うことが分か
ろう。
素子を形成するウエ−ハプロセスになる。これは図3に
示すように、プライマリ−フラット(オリエンテ−ショ
ンフラット)を基準に方位を決める。実線で示すように
素子単位がウエ−ハ面上に、縦横に多数想定される。こ
こでは縦が350μm、横が300μmで、活性層の横
幅が1.2μmの素子を作ることにする。図3で実線は
オリエンテ−ションフラットによって決められた素子単
位の境界を示す。破線は劈開面によって限定される素子
の単位を示す。プライマリ−フラットが劈開面からずれ
ていると、実際に劈開面に沿って切断されるチップ(破
線)と、仮想的なチップ(実線)が食い違うことが分か
ろう。
【0020】素子の各層を形成するには、いくつもの方
法がある。はじめに基板の上に、バッファ層、活性層、
クラッド層を一様にエピタキシャル成長させ、両側をエ
ッチング除去して、液相エピタキシャル成長法で埋め込
み層を形成する方法もある。しかし、埋め込み層までエ
ピタキシャル成長しておいてから、溝を切り活性層を成
長させる方法もある。ここでは、はじめに埋め込み層ま
で成長させておき、活性層に対応する部分をストライプ
状に溝を切る。これが図5に示したものである。この溝
は想定された素子単位の丁度中央を縦に貫通する筈であ
る。
法がある。はじめに基板の上に、バッファ層、活性層、
クラッド層を一様にエピタキシャル成長させ、両側をエ
ッチング除去して、液相エピタキシャル成長法で埋め込
み層を形成する方法もある。しかし、埋め込み層までエ
ピタキシャル成長しておいてから、溝を切り活性層を成
長させる方法もある。ここでは、はじめに埋め込み層ま
で成長させておき、活性層に対応する部分をストライプ
状に溝を切る。これが図5に示したものである。この溝
は想定された素子単位の丁度中央を縦に貫通する筈であ
る。
【0021】溝に活性層をエピタキシャル成長させる。
この後クラッド層や、コンタクト層、電極などを付け
る。次に劈開面に沿ってウエ−ハを切断する。活性層に
平行な縦方向の切断は、後回しになる。縦方向には素子
の側辺の中間部100μmのみにスクライブ溝を入れ
る。活性層に対して直角の方向(横方向)にはウエ−ハ
の端に予めスクライブキズを等間隔に(350μm)入
れておく。各架空素子単位から見ると、図7のようにな
る。素子の側辺が350μmの長さを持つ。このうち前
後の125μmは溝を付けない。中間の100μmの部
分にのみスクライブ溝を付ける。縦方向に350μm毎
に100μmの長さのキズを付けるのでスキップスクラ
イブと呼ぶ。これはオリエンテ−ションフラットによっ
て決められたものであるから、活性層に平行である。
この後クラッド層や、コンタクト層、電極などを付け
る。次に劈開面に沿ってウエ−ハを切断する。活性層に
平行な縦方向の切断は、後回しになる。縦方向には素子
の側辺の中間部100μmのみにスクライブ溝を入れ
る。活性層に対して直角の方向(横方向)にはウエ−ハ
の端に予めスクライブキズを等間隔に(350μm)入
れておく。各架空素子単位から見ると、図7のようにな
る。素子の側辺が350μmの長さを持つ。このうち前
後の125μmは溝を付けない。中間の100μmの部
分にのみスクライブ溝を付ける。縦方向に350μm毎
に100μmの長さのキズを付けるのでスキップスクラ
イブと呼ぶ。これはオリエンテ−ションフラットによっ
て決められたものであるから、活性層に平行である。
【0022】はじめに横方向に劈開してゆく。図6にお
いて、端のスクライブキズから横方向に劈開に沿って切
断するので、横長の破片ができる。これは図3において
横方向の破線に沿って切り出しているのである。新たに
露出した面に、反射面のコ−テイングをする。これが反
射面になる。前後の反射面が共振器を形成する。はじめ
に横方向に切るので、反射面コ−テイングをまとめて行
なうことができる。次に縦方向に劈開面に沿って切り出
すが、この時はじめに付けたスキップスクライブによっ
て切断箇所が決まる。スキップスクライブは劈開面に平
行ではない。Θの角度をなしている。であるから縦方向
に切り出した時に切断面がスキップスクライブの前後で
異なる面になる可能性がある。
いて、端のスクライブキズから横方向に劈開に沿って切
断するので、横長の破片ができる。これは図3において
横方向の破線に沿って切り出しているのである。新たに
露出した面に、反射面のコ−テイングをする。これが反
射面になる。前後の反射面が共振器を形成する。はじめ
に横方向に切るので、反射面コ−テイングをまとめて行
なうことができる。次に縦方向に劈開面に沿って切り出
すが、この時はじめに付けたスキップスクライブによっ
て切断箇所が決まる。スキップスクライブは劈開面に平
行ではない。Θの角度をなしている。であるから縦方向
に切り出した時に切断面がスキップスクライブの前後で
異なる面になる可能性がある。
【0023】図8のように、もしも劈開面と、オリエン
テ−ションフラットが食い違っていると、中央の活性層
が、切り取られた軸線に対してΘの角度をなす。また横
方向にXΘだけずれる可能性がある。さらに横方向のス
クライブで、スクライブ線がスキップスクライブに衝突
すると、そこで切断線が90度方向を変えて、縦方向の
スキップスクライブ線の方に曲がる。図9にこれを示
す。ために、これより左の素子を切り取ることができな
い。これより左の素子は不良品になる。繰り返し横スク
ライブ線が縦スキップスクライブ線に交差すると、この
ウエ−ハから殆ど良品のチップを取ることができない。
テ−ションフラットが食い違っていると、中央の活性層
が、切り取られた軸線に対してΘの角度をなす。また横
方向にXΘだけずれる可能性がある。さらに横方向のス
クライブで、スクライブ線がスキップスクライブに衝突
すると、そこで切断線が90度方向を変えて、縦方向の
スキップスクライブ線の方に曲がる。図9にこれを示
す。ために、これより左の素子を切り取ることができな
い。これより左の素子は不良品になる。繰り返し横スク
ライブ線が縦スキップスクライブ線に交差すると、この
ウエ−ハから殆ど良品のチップを取ることができない。
【0024】横スクライブ線の交差を避けるために、は
じめスキップスクライブ線の前後に125μmの余裕を
取っている。しかし、オリエンテ−ションフラットが劈
開面からΘずれており、スクライブの始点からの距離が
Xの点でXΘの位置ずれが起こるので、横スクライブ線
が容易に縦のスキップスクライブ線に衝突する。例え
ば、ずれの角度が従来のように0.5°とすると、これ
は約0.01ラジアンであるから、X=10mm程で、
ずれXΘが125μmの余裕を越えてしまう。ずれ角が
0.1°としても、X=50mmで125μmを越え
る。もしも3インチウエ−ハを使えば、周辺部の素子単
位はきわめて歩留まりが低いということになる。
じめスキップスクライブ線の前後に125μmの余裕を
取っている。しかし、オリエンテ−ションフラットが劈
開面からΘずれており、スクライブの始点からの距離が
Xの点でXΘの位置ずれが起こるので、横スクライブ線
が容易に縦のスキップスクライブ線に衝突する。例え
ば、ずれの角度が従来のように0.5°とすると、これ
は約0.01ラジアンであるから、X=10mm程で、
ずれXΘが125μmの余裕を越えてしまう。ずれ角が
0.1°としても、X=50mmで125μmを越え
る。もしも3インチウエ−ハを使えば、周辺部の素子単
位はきわめて歩留まりが低いということになる。
【0025】本発明のものは、Θが0.02°より小さ
いようにしている。効果を比較するために、3インチウ
エ−ハで、Θ=0.02°(本発明)と比較例Θ=0.
1°のものを作製した。0.02°のものは横方向の自
然劈開工程での歩留まりが100%であった。これに対
して、Θ=0.1°のものは、20%〜30%の部分が
自然劈開工程で不良になってしまった。自然劈開だけで
歩留まりが70〜80%であるから、全体工程での歩留
まりはさらに低くなる。
いようにしている。効果を比較するために、3インチウ
エ−ハで、Θ=0.02°(本発明)と比較例Θ=0.
1°のものを作製した。0.02°のものは横方向の自
然劈開工程での歩留まりが100%であった。これに対
して、Θ=0.1°のものは、20%〜30%の部分が
自然劈開工程で不良になってしまった。自然劈開だけで
歩留まりが70〜80%であるから、全体工程での歩留
まりはさらに低くなる。
【0026】製品の性能を比較した。本発明のようにΘ
=0.02°のウエ−ハによる素子は発振開始電流(閾
値電流)のばらつきが5%以下であった。きわめて安定
した性能である。発振開始電流は、比較例(Θ=0.1
°)の場合に比較して、本発明(Θ=0.02°)の場
合、約10%低かった。発振開始電流が低いということ
は、発振しやすく、電気/光変換効率が高いということ
である。発熱も少なくなり、量子効率が高い。このよう
に本発明は、結晶方位を示すオリエンテ−ションフラッ
トを公差が0.02°以下になるようにして、機械研削
によりインゴットの段階で形成する。これにより、製品
歩留まりが高くなり、製品の性能も高くなる。実用的に
優れた効果がある。
=0.02°のウエ−ハによる素子は発振開始電流(閾
値電流)のばらつきが5%以下であった。きわめて安定
した性能である。発振開始電流は、比較例(Θ=0.1
°)の場合に比較して、本発明(Θ=0.02°)の場
合、約10%低かった。発振開始電流が低いということ
は、発振しやすく、電気/光変換効率が高いということ
である。発熱も少なくなり、量子効率が高い。このよう
に本発明は、結晶方位を示すオリエンテ−ションフラッ
トを公差が0.02°以下になるようにして、機械研削
によりインゴットの段階で形成する。これにより、製品
歩留まりが高くなり、製品の性能も高くなる。実用的に
優れた効果がある。
【0027】
【発明の効果】本発明は、<100>方向に成長させた
III −V族半導体においてインゴットの状態でX線回折
により結晶方位を決め、劈開面からのずれが±0.02
°以内である面を研削する。ウエ−ハに切り出した時
に、オリエンテ−ションフラットとなる。これを基準と
してウエ−ハプロセスを行い、バッファ層、クラッド
層、活性層、埋め込み層などをエピタキシャル成長し、
素子を製造する。これをスクライブするのは劈開面に沿
って行なう。この場合、実際の素子の境界と、オリエン
テ−ションフラットから想定された素子の境界が殆ど合
致するので、製品歩留まりが高くなる。また製品の発振
開始電流(閾値電流)が低く、量子効率も高くなる。高
品質の半導体レ−ザを得ることができる。ウエ−ハにし
てから1枚ずつ劈開するものに比べて作業工程を簡略化
できる。
III −V族半導体においてインゴットの状態でX線回折
により結晶方位を決め、劈開面からのずれが±0.02
°以内である面を研削する。ウエ−ハに切り出した時
に、オリエンテ−ションフラットとなる。これを基準と
してウエ−ハプロセスを行い、バッファ層、クラッド
層、活性層、埋め込み層などをエピタキシャル成長し、
素子を製造する。これをスクライブするのは劈開面に沿
って行なう。この場合、実際の素子の境界と、オリエン
テ−ションフラットから想定された素子の境界が殆ど合
致するので、製品歩留まりが高くなる。また製品の発振
開始電流(閾値電流)が低く、量子効率も高くなる。高
品質の半導体レ−ザを得ることができる。ウエ−ハにし
てから1枚ずつ劈開するものに比べて作業工程を簡略化
できる。
【図1】III −V族半導体結晶の面方位を示す平面図
と、これから切り出したウエ−ハのオリエンテ−ション
フラットとこの方向でエッチングしたときの断面図形状
を示す斜視図。
と、これから切り出したウエ−ハのオリエンテ−ション
フラットとこの方向でエッチングしたときの断面図形状
を示す斜視図。
【図2】III −V族半導体結晶のインゴットの側面にオ
リエンテ−ションフラット面になるべき平坦な面を研削
した状態を示す斜視図。
リエンテ−ションフラット面になるべき平坦な面を研削
した状態を示す斜視図。
【図3】ウエ−ハのオリエンテ−ションフラットが劈開
面から食い違っている場合、オリエンテ−ションフラッ
トによって決まる素子単位の形状と、劈開面に沿って切
り出される実際のチップの形状が食い違うことを示す平
面図。
面から食い違っている場合、オリエンテ−ションフラッ
トによって決まる素子単位の形状と、劈開面に沿って切
り出される実際のチップの形状が食い違うことを示す平
面図。
【図4】活性層方向と劈開面が90度をなさないで、9
0度からΘだけずれている場合、端面反射光が2Θだけ
活性層軸からずれるということを説明する斜視図。
0度からΘだけずれている場合、端面反射光が2Θだけ
活性層軸からずれるということを説明する斜視図。
【図5】ウエ−ハの上面に活性層を形成するための溝を
付けた状態を示す平面図。
付けた状態を示す平面図。
【図6】活性層を形成し、その上のクラッド層やコンタ
クト層、電極などを形成したウエ−ハに縦方向にスキッ
プスクライブを入れ、横辺にはスクライブ位置を与える
ための短いスクライブキズを入れた状態を示す平面図。
クト層、電極などを形成したウエ−ハに縦方向にスキッ
プスクライブを入れ、横辺にはスクライブ位置を与える
ための短いスクライブキズを入れた状態を示す平面図。
【図7】ウエ−ハ中の素子1単位の仮想図。
【図8】オリエンテ−ションフラットが劈開面からずれ
ている場合において、活性層の位置が中心からXΘだけ
ずれ、活性層の方向がΘだけずれることを示すチップの
平面図。
ている場合において、活性層の位置が中心からXΘだけ
ずれ、活性層の方向がΘだけずれることを示すチップの
平面図。
【図9】横スクライブ線が縦スキップスクライブ線に交
差すると、横スクライブが止まり縦方向に劈開されるこ
とを示す一部平面図。
差すると、横スクライブが止まり縦方向に劈開されるこ
とを示す一部平面図。
【図10】本発明のウエ−ハを示す斜視図。
【図11】オリエンテ−ションフラットに面取りをした
本発明のウエ−ハを示す斜視図。
本発明のウエ−ハを示す斜視図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/368 Z 21/68 M H01S 3/18
Claims (3)
- 【請求項1】 III −V族化合物半導体の(100)面
を持つ円形ウエ−ハで、方位を示すために側周に付けら
れた2つのオリエンテ−ションフラットが、(0±1±
1)面に対する周方向の誤差が±0.02°以内であ
り、機械加工によって形成されていることを特徴とする
III −V族半導体ウエ−ハ。 - 【請求項2】 オリエンテ−ションフラットとウエ−ハ
の表面及び裏面が滑らかな円弧曲面でつながっているこ
とを特徴とする請求項1に記載のIII −V族半導体ウエ
−ハ。 - 【請求項3】 III −V族化合物半導体単結晶を<10
0>方向に成長させ、結晶インゴットの外周を円柱形に
研削し、X線回折によってインゴットの結晶方位を決定
し、(0±1±1)方向からのずれが、0.02°以下
になるような平坦面をインゴットの外周軸線方向に幅が
異なるように2本形成し、この後軸線と直角の方向に結
晶を薄く切り出してウエ−ハにすることを特徴とするII
I −V族半導体ウエ−ハの加工方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12415994A JPH07307316A (ja) | 1994-05-12 | 1994-05-12 | Iii −v族半導体ウエ−ハ及びその加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12415994A JPH07307316A (ja) | 1994-05-12 | 1994-05-12 | Iii −v族半導体ウエ−ハ及びその加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07307316A true JPH07307316A (ja) | 1995-11-21 |
Family
ID=14878408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12415994A Pending JPH07307316A (ja) | 1994-05-12 | 1994-05-12 | Iii −v族半導体ウエ−ハ及びその加工方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07307316A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6787891B2 (en) | 2000-12-06 | 2004-09-07 | Medtronic, Inc. | Freeform substrates and devices |
WO2005031046A1 (en) * | 2003-09-23 | 2005-04-07 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel boules, wafers, and methods for fabricating same |
JP2005200250A (ja) * | 2004-01-14 | 2005-07-28 | Hitachi Cable Ltd | 窒化物半導体結晶の製造方法及び窒化物半導体基板の製造方法 |
US7045223B2 (en) | 2003-09-23 | 2006-05-16 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel articles and methods for forming same |
JP2006290697A (ja) * | 2005-04-14 | 2006-10-26 | Hitachi Cable Ltd | 窒化物半導体基板及びその製造方法 |
EP1768181A1 (en) | 2005-09-07 | 2007-03-28 | Sumitomo Electric Industries, Ltd. | Nitride semiconductor substrate, and method for working nitride semiconductor substrate |
CN100397585C (zh) * | 2005-02-03 | 2008-06-25 | 日立电线株式会社 | 半导体激光用单晶晶片 |
US7919815B1 (en) | 2005-02-24 | 2011-04-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel wafers and methods of preparation |
-
1994
- 1994-05-12 JP JP12415994A patent/JPH07307316A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6787891B2 (en) | 2000-12-06 | 2004-09-07 | Medtronic, Inc. | Freeform substrates and devices |
US7335530B2 (en) | 2000-12-06 | 2008-02-26 | Medtronic, Inc. | Freeform substrates and devices |
WO2005031046A1 (en) * | 2003-09-23 | 2005-04-07 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel boules, wafers, and methods for fabricating same |
US7045223B2 (en) | 2003-09-23 | 2006-05-16 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel articles and methods for forming same |
US7326477B2 (en) | 2003-09-23 | 2008-02-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel boules, wafers, and methods for fabricating same |
JP2005200250A (ja) * | 2004-01-14 | 2005-07-28 | Hitachi Cable Ltd | 窒化物半導体結晶の製造方法及び窒化物半導体基板の製造方法 |
JP4513326B2 (ja) * | 2004-01-14 | 2010-07-28 | 日立電線株式会社 | 窒化物半導体結晶の製造方法及び窒化物半導体基板の製造方法 |
CN100397585C (zh) * | 2005-02-03 | 2008-06-25 | 日立电线株式会社 | 半导体激光用单晶晶片 |
US7919815B1 (en) | 2005-02-24 | 2011-04-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel wafers and methods of preparation |
JP2006290697A (ja) * | 2005-04-14 | 2006-10-26 | Hitachi Cable Ltd | 窒化物半導体基板及びその製造方法 |
EP1768181A1 (en) | 2005-09-07 | 2007-03-28 | Sumitomo Electric Industries, Ltd. | Nitride semiconductor substrate, and method for working nitride semiconductor substrate |
US7713844B2 (en) | 2005-09-07 | 2010-05-11 | Sumitomo Electric Industries, Ltd. | Nitride semiconductor substrate, and method for working nitride semiconductor substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0025690B1 (en) | A method of producing semiconductor laser elements | |
US5182233A (en) | Compound semiconductor pellet, and method for dicing compound semiconductor wafer | |
US20080199983A1 (en) | Method for manufacturing a semiconductor laser | |
CN111525391B (zh) | 半导体激光元件 | |
US6335559B1 (en) | Semiconductor device cleave initiation | |
JPH07307316A (ja) | Iii −v族半導体ウエ−ハ及びその加工方法 | |
WO2018135207A1 (ja) | 窒化物半導体レーザ素子およびその製造方法 | |
JPS6180890A (ja) | レーザーダイオードの製造方法 | |
US4692927A (en) | Light emitting device with improved electrode structure to minimize short circuiting | |
JP3490229B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
JPH02132844A (ja) | 化合物半導体ウェハの分割方法 | |
JPH0983081A (ja) | 半導体レーザ素子の製造方法 | |
JP3199594B2 (ja) | 窒化物半導体レーザ素子の光共振面の形成方法 | |
JP4613395B2 (ja) | 半導体レーザ素子及びその製造方法 | |
JPH0141268B2 (ja) | ||
JP3473134B2 (ja) | 半導体レーザの製造方法 | |
JPH0555143A (ja) | 円形ウエハ上の結晶成長方法 | |
US4731344A (en) | Method of making a single heterostructure laser chip having sawn cavities and secondary saw cuts | |
JPH02119285A (ja) | 半導体レーザの製造方法 | |
JP4310929B2 (ja) | 窒化物半導体レーザ素子 | |
JP2001210913A (ja) | レーザ素子の製造方法 | |
JP3659056B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
JPS6237838B2 (ja) | ||
JP2002329932A (ja) | 窒化物系iii−v族化合物半導体レーザ素子及びその作製方法 | |
KR900006923B1 (ko) | 지붕형 반사기를 갖는 반도체 레이저 구조 |