JPS5887633A - デ−タ分流回路 - Google Patents
デ−タ分流回路Info
- Publication number
- JPS5887633A JPS5887633A JP18635881A JP18635881A JPS5887633A JP S5887633 A JPS5887633 A JP S5887633A JP 18635881 A JP18635881 A JP 18635881A JP 18635881 A JP18635881 A JP 18635881A JP S5887633 A JPS5887633 A JP S5887633A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- circuit
- value
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000007792 addition Methods 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C21—METALLURGY OF IRON
- C21D—MODIFYING THE PHYSICAL STRUCTURE OF FERROUS METALS; GENERAL DEVICES FOR HEAT TREATMENT OF FERROUS OR NON-FERROUS METALS OR ALLOYS; MAKING METAL MALLEABLE, e.g. BY DECARBURISATION OR TEMPERING
- C21D9/00—Heat treatment, e.g. annealing, hardening, quenching or tempering, adapted for particular articles; Furnaces therefor
- C21D9/52—Heat treatment, e.g. annealing, hardening, quenching or tempering, adapted for particular articles; Furnaces therefor for wires; for strips ; for rods of unlimited length
- C21D9/54—Furnaces for treating strips or wire
- C21D9/66—Tower-type furnaces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はデータ駆動で制匈される情報処理装置におい
て、総和を求めるような処理を、パイプライン方式で処
理させつるようＫした回路に関する。
て、総和を求めるような処理を、パイプライン方式で処
理させつるようＫした回路に関する。
従来、データ駆動方式の処理回路（例えば、特開昭５５
−１４７７３７号公報Ｃ可変パイプライン演算装置）で
、Ｎ個のデータの総和をＭ請求める時、Ｎ（！１毎のデ
ータに区切）、Ｎ個のデータの総和を求め終わると次の
Ｎ個の総和を求めるといった方法がとられ、このため高
速処理化に問題があ−）九〇又、Ｎが小さ一場合、加算
をシーナメンＦ方式に配置しパイプライン処理する方法
がと）えた。
−１４７７３７号公報Ｃ可変パイプライン演算装置）で
、Ｎ個のデータの総和をＭ請求める時、Ｎ（！１毎のデ
ータに区切）、Ｎ個のデータの総和を求め終わると次の
Ｎ個の総和を求めるといった方法がとられ、このため高
速処理化に問題があ−）九〇又、Ｎが小さ一場合、加算
をシーナメンＦ方式に配置しパイプライン処理する方法
がと）えた。
この場合、処理の高速化は図れたが、Ｎが大古い場合、
大規模ｆｋ＠路にする必要があると一つ九同題があり九
〇 本発明の目的は、データ駆動方式の処理回路の１つとし
て本発明のデータ分流回路を与えることで、Ｎ個のデー
タの総和が求まるのをまつことなく、連続的にＭ回総和
を求める処理をさせることＫよりデータ駆動方式の処理
回路で総和を求める場合に大きなＮに対しても、回路規
模を大きくするコトなく、パイプライン方式で処理させ
高速化を図ることにある。
大規模ｆｋ＠路にする必要があると一つ九同題があり九
〇 本発明の目的は、データ駆動方式の処理回路の１つとし
て本発明のデータ分流回路を与えることで、Ｎ個のデー
タの総和が求まるのをまつことなく、連続的にＭ回総和
を求める処理をさせることＫよりデータ駆動方式の処理
回路で総和を求める場合に大きなＮに対しても、回路規
模を大きくするコトなく、パイプライン方式で処理させ
高速化を図ることにある。
次に、この発明について図面を参照して説明する。１１
！１図は本発明の一実施例を示すためのブロック図であ
る。データ線５１を通して入力レジスタ３０Ｋｌ’ｌｉ
Ｉ御信号とデータ値の組が入力される。
！１図は本発明の一実施例を示すためのブロック図であ
る。データ線５１を通して入力レジスタ３０Ｋｌ’ｌｉ
Ｉ御信号とデータ値の組が入力される。
制御信号は初期設定信号３１．偶奇入力信号３２．終了
入力信号３３からなる。到着監視回路１０は初期設定信
号３１．偶奇入力信号３λデータ値３４．対データ信号
２２を入力し、零検出信号１１．サフィクス信号１２．
一致信号１３を出力する。初期設定信号３１がＩｌｌの
値の時、データ値３４の値を到着データ数Ｎとして到着
監視回路１０に初期セットする。
入力信号３３からなる。到着監視回路１０は初期設定信
号３１．偶奇入力信号３λデータ値３４．対データ信号
２２を入力し、零検出信号１１．サフィクス信号１２．
一致信号１３を出力する。初期設定信号３１がＩｌｌの
値の時、データ値３４の値を到着データ数Ｎとして到着
監視回路１０に初期セットする。
初期セットが終了すると、初期設定信号３１が１の１の
値であるデータが順次入力される。Ｎ個のデータ値の総
和計算をＭ＠行なう処理では、偶奇入力信号３２が’ｏ
’ｏ値をもつデータは、第１の状態をもつ入力データで
あり、ＮｘＭ個到着し、最初のＮ個のデータに対し、サ
フイクス信号１２は１０１の値が、次のＮｌｌ０データ
に対し１１１の値が実に次０ＮＩＮのデータに対し１２
１の値が出力される。
値であるデータが順次入力される。Ｎ個のデータ値の総
和計算をＭ＠行なう処理では、偶奇入力信号３２が’ｏ
’ｏ値をもつデータは、第１の状態をもつ入力データで
あり、ＮｘＭ個到着し、最初のＮ個のデータに対し、サ
フイクス信号１２は１０１の値が、次のＮｌｌ０データ
に対し１１１の値が実に次０ＮＩＮのデータに対し１２
１の値が出力される。
サフイクス信号１２は、例えば４ビツトで構成され偶奇
入力信号３２がＩＯＩの値をもつデータが１６１個到着
すると、その後のＮ個のデータに対しては、褥びサフイ
クス信号１２の値はＩｏｌに戻る。
入力信号３２がＩＯＩの値をもつデータが１６１個到着
すると、その後のＮ個のデータに対しては、褥びサフイ
クス信号１２の値はＩｏｌに戻る。
対デー＃探索回路２Ｇは、終了入力信号３３．データ値
３４．零検出信号１１．サフイクス信号１２を入力し、
対データ値２１．対データ信号２２．終了出力信号２表
終了データ信号２４を出力する。
３４．零検出信号１１．サフイクス信号１２を入力し、
対データ値２１．対データ信号２２．終了出力信号２表
終了データ信号２４を出力する。
対データ探索回路２０は、＋７４クス信号１２が同じ値
をとるデータの到着を数える。奇数番目に到着したデー
タのデータ値３４を一時保持し、偶数番目のデータが到
着すると保持した奇数番目のデータ値を対データ値２１
として出力し、この時、対データ信号２２に’ｌ’を出
力する。到着監視回路ｌＯは偶奇入力信号３２がｌ Ｏ
２０値をとるデータカｔＮ個到着する毎に一致信号１３
に’ｌ’の値を出力する。
をとるデータの到着を数える。奇数番目に到着したデー
タのデータ値３４を一時保持し、偶数番目のデータが到
着すると保持した奇数番目のデータ値を対データ値２１
として出力し、この時、対データ信号２２に’ｌ’を出
力する。到着監視回路ｌＯは偶奇入力信号３２がｌ Ｏ
２０値をとるデータカｔＮ個到着する毎に一致信号１３
に’ｌ’の値を出力する。
対データ探索回路２０は、一致信号１３ｄｌ１１１の値
をとるデータが、偶数番目の到着データである時□□ム ータ値２１が、それぞれデータレジスタ６０．対応デー
タレジスタ７０にセットされる。対状態レジスタ５０、
データレジスタ６０．対応データレジスタ７０はそれぞ
れ信号線５３．５４．５５を通して加算を行なうパイプ
ライン処理回路等に送られる。加算が終了するとデータ
駆動処理装置のバスを経由して再び入力データ５１とし
て入力レジスタ３０力ｘら入力される。この入力データ
５１の偶奇入力信号３２は１１＋の値と々るようへデー
タ駆動処理装置は動作する。
をとるデータが、偶数番目の到着データである時□□ム ータ値２１が、それぞれデータレジスタ６０．対応デー
タレジスタ７０にセットされる。対状態レジスタ５０、
データレジスタ６０．対応データレジスタ７０はそれぞ
れ信号線５３．５４．５５を通して加算を行なうパイプ
ライン処理回路等に送られる。加算が終了するとデータ
駆動処理装置のバスを経由して再び入力データ５１とし
て入力レジスタ３０力ｘら入力される。この入力データ
５１の偶奇入力信号３２は１１＋の値と々るようへデー
タ駆動処理装置は動作する。
最初の幾つかは偶奇入力信号３２が１０１の値即ち第１
の状態のγ−夕が到着する。第１の状態のをりがＮ個到
着するのに対応して偶奇入力信号３２がＩＩＩの値をと
るｖＮ２の状態のデータについて４Ｎ−１個到着する。
の状態のγ−夕が到着する。第１の状態のをりがＮ個到
着するのに対応して偶奇入力信号３２がＩＩＩの値をと
るｖＮ２の状態のデータについて４Ｎ−１個到着する。
対データ信号２２に１１１の値が出力されると、到着監
視回路ｌＯは、その時のサフイクス信号１２ ｔ ７７
−スドインフアーストアウトの規則で保持し、偶奇入力
信号３２が１１１の値となりで戻ってきた時、保持した
？フィクス信号を読み出し対データ探索回路２Ｇへ送る
。一致信号１３に１１１−の値が出力されたデータか、
終了入力信号３３がＩＩＩの値をとるデータかを含んで
、対データ値が１１１をとる場合、終了出力信号２３は
１１・の値をとり、再び入力レジスタ３０に入力された
時、終了入力信号３３は・ＩＩの値をとる。サフイクス
信号１２が同じ値をとるデータで偶数番目の到着データ
に対する終了データ信号２４がＩＩＩＱ値をと９、次の
到着データの終了データ信号２４も１１％の値をとる時
、終了データ信号がＩｌｌの値となり、その時のデータ
値３４が終了レジスタ４０にセットされ、総和の値とし
て信号１１５２に出力される。厘ち、終了レジスタ４Ｇ
にセットされるデータは２Ｎ−１番目の到着データにあ
たる。
視回路ｌＯは、その時のサフイクス信号１２ ｔ ７７
−スドインフアーストアウトの規則で保持し、偶奇入力
信号３２が１１１の値となりで戻ってきた時、保持した
？フィクス信号を読み出し対データ探索回路２Ｇへ送る
。一致信号１３に１１１−の値が出力されたデータか、
終了入力信号３３がＩＩＩの値をとるデータかを含んで
、対データ値が１１１をとる場合、終了出力信号２３は
１１・の値をとり、再び入力レジスタ３０に入力された
時、終了入力信号３３は・ＩＩの値をとる。サフイクス
信号１２が同じ値をとるデータで偶数番目の到着データ
に対する終了データ信号２４がＩＩＩＱ値をと９、次の
到着データの終了データ信号２４も１１％の値をとる時
、終了データ信号がＩｌｌの値となり、その時のデータ
値３４が終了レジスタ４０にセットされ、総和の値とし
て信号１１５２に出力される。厘ち、終了レジスタ４Ｇ
にセットされるデータは２Ｎ−１番目の到着データにあ
たる。
次ＫＩＩ２図を参照して到着監視回路ｌＯを説明する。
初期設定信号３１が＋１・の値をとる時、データ値３４
の値が到着数レジスタ１０２ Ｋセットされ、到着数カ
ウンタ１０１． ？フィクスヵウンタ１０３がクリアさ
れる。到着数カウンタ１０１が、′Ｏ１Ｏ値をとる時、
零検出回路１０４は、零検出信号１１に１１１の値を出
力する。到着数レジスタ１０２の出力信号１５２と到着
数カウンタ１０１の出力信号１５１の値が、一致してい
る場合、一致回路１０５は、一致１ｄ号１３に＋１１を
出力し、サフイクスカウンタ１０３をカウントアツプす
る。偶奇人力信号３２がＩＯｌの時、到着数カウンタ１
０１はカウントアツプされ、カウントアツプ前のサフイ
クスカウンタ１０３の出力１１号１５３がマルケプレク
＋１０６で選択され、すフィクス信号１２に出力される
。対データ１号２２が１１１の値になると、サフイクス
信号１２Ｃ）値が、ＦＩＦＯメモリ１０７ （例えば、
商品名ＦＩＦＯ６４Ｘ４ ａｅｒｉａｌ Ｍｅ−ｍｏｒ
ｙ−６７４０１、ＭＭＩ製）に書き込ｔレル、 ４１１
１Ｇｆ入力信号３２が魯ｌＩの値になると、ＦＩＦＯメ
モリ１０７からデータが信号線１５４に読みだされ、マ
ルチプレクサ１０６で選択され、？フィクス信号１２に
出力される。
の値が到着数レジスタ１０２ Ｋセットされ、到着数カ
ウンタ１０１． ？フィクスヵウンタ１０３がクリアさ
れる。到着数カウンタ１０１が、′Ｏ１Ｏ値をとる時、
零検出回路１０４は、零検出信号１１に１１１の値を出
力する。到着数レジスタ１０２の出力信号１５２と到着
数カウンタ１０１の出力信号１５１の値が、一致してい
る場合、一致回路１０５は、一致１ｄ号１３に＋１１を
出力し、サフイクスカウンタ１０３をカウントアツプす
る。偶奇人力信号３２がＩＯｌの時、到着数カウンタ１
０１はカウントアツプされ、カウントアツプ前のサフイ
クスカウンタ１０３の出力１１号１５３がマルケプレク
＋１０６で選択され、すフィクス信号１２に出力される
。対データ１号２２が１１１の値になると、サフイクス
信号１２Ｃ）値が、ＦＩＦＯメモリ１０７ （例えば、
商品名ＦＩＦＯ６４Ｘ４ ａｅｒｉａｌ Ｍｅ−ｍｏｒ
ｙ−６７４０１、ＭＭＩ製）に書き込ｔレル、 ４１１
１Ｇｆ入力信号３２が魯ｌＩの値になると、ＦＩＦＯメ
モリ１０７からデータが信号線１５４に読みだされ、マ
ルチプレクサ１０６で選択され、？フィクス信号１２に
出力される。
次１’Ｃｓ＃３ＦＡを参照して対データ探索回路２ｏを
説明する。サフイクス信号１２によシ状態メモリ２０１
データメモリ２０２がアクセスされる。サフィクス信号
１２が４セツトで構成される場合、状態メモ！７２０１
データメモリ２０２は１６ｗ１のメモリとなる。状態メ
モリ２０１は１飴２ビツトであ）、１４奇読出（ｍ号２
５１終了読出信号２５２を出力する。プログラマブル・
ロタり・アレイ２０３（例えば、シダネティクス社製Ｆ
ＰＬＡ８２８１００）は偶奇読出信号２５１．終了読出
信号２５２．零検出信号１１．終了入力信号３３．一致
信号１３を入力し、偶奇書込信号２５３終了書込信号２
５４対データ信号２２． ｇ了出力信号２３．終了デー
タ信号２４を出力する。零検出信号１１が１１１の値を
とる時、プログラマブルロジックアレイ２０３の終了書
込信号２５４偶奇書込信号 膚肯噛話講奪２５３は１０１の値となり、状態メモリを
クリアする。偶奇続出信号２５３がＩ□１の時、データ
値３４がデータメモリ２０２に書き込まれる。対データ
信号２２がＩＩＩとなる時、データメモリ２０２必ら読
み出さＦｃ九対データ値２１が出力される。
説明する。サフイクス信号１２によシ状態メモリ２０１
データメモリ２０２がアクセスされる。サフィクス信号
１２が４セツトで構成される場合、状態メモ！７２０１
データメモリ２０２は１６ｗ１のメモリとなる。状態メ
モリ２０１は１飴２ビツトであ）、１４奇読出（ｍ号２
５１終了読出信号２５２を出力する。プログラマブル・
ロタり・アレイ２０３（例えば、シダネティクス社製Ｆ
ＰＬＡ８２８１００）は偶奇読出信号２５１．終了読出
信号２５２．零検出信号１１．終了入力信号３３．一致
信号１３を入力し、偶奇書込信号２５３終了書込信号２
５４対データ信号２２． ｇ了出力信号２３．終了デー
タ信号２４を出力する。零検出信号１１が１１１の値を
とる時、プログラマブルロジックアレイ２０３の終了書
込信号２５４偶奇書込信号 膚肯噛話講奪２５３は１０１の値となり、状態メモリを
クリアする。偶奇続出信号２５３がＩ□１の時、データ
値３４がデータメモリ２０２に書き込まれる。対データ
信号２２がＩＩＩとなる時、データメモリ２０２必ら読
み出さＦｃ九対データ値２１が出力される。
第４図はプログラマブルロジックアレイ２０３への人力
信号の値に対する出力信号のイコを示す図ｆｊｂる。プ
ログラマブルロジックアレイ２０３は左側の５つの陶で
示す一紋信号、零検出信号、終了入力信号、偶奇続出信
号、終了読出信号の入力値の組み合わせに対し、右側の
５つの−で示す偶−奇書込信号、終了書込信号、対デー
タ信号、終了データ信号、終了出力信号を出力する。
信号の値に対する出力信号のイコを示す図ｆｊｂる。プ
ログラマブルロジックアレイ２０３は左側の５つの陶で
示す一紋信号、零検出信号、終了入力信号、偶奇続出信
号、終了読出信号の入力値の組み合わせに対し、右側の
５つの−で示す偶−奇書込信号、終了書込信号、対デー
タ信号、終了データ信号、終了出力信号を出力する。
図でＯは信号値が１０１であること、ｌは信号値がＩＩ
Ｉであること、Ｘは信号値がｌ□ｌでも１１１でもよい
ことを示す。
Ｉであること、Ｘは信号値がｌ□ｌでも１１１でもよい
ことを示す。
本発明のデータ分流回路をデータ駆動型の処理装置へ組
み入れることにより、任意のデータ数の総和計算をバイ
１ライン方式を中断させることな
み入れることにより、任意のデータ数の総和計算をバイ
１ライン方式を中断させることな
第１図は、本発明データ分流回路の一実施例を示すブロ
ック図、第２図は第１図の到着監視回路ＩＯの詳細図、
ｔＩＮ３図は＃！１図の対データ探索回路２０の詳細図
、第４図は第３図プログラマブルｐシック アレイ２０
３の動作を規定する図である。 図において、１０は到着監視回路、２０は対データ探索
回路、３０は入力レジスタ、４０は終了レジスタ、５０
は対状態レジスタ、６０はデータレジスタ、７０は対応
データレジスタ、１０１は到着数カウンタ％ １０２は
到着数レジスタ、１ｏ３はサフイクスカウンタ、１０４
は零検出回路、１０５は一散回路ＪＯ６はマルチプレク
サ、１０７はＦＩＦＯメモリ、２０１は状態メモリ、２
０２はデータメモリ、２０３はプログラマブルロジック
アレイである。
ック図、第２図は第１図の到着監視回路ＩＯの詳細図、
ｔＩＮ３図は＃！１図の対データ探索回路２０の詳細図
、第４図は第３図プログラマブルｐシック アレイ２０
３の動作を規定する図である。 図において、１０は到着監視回路、２０は対データ探索
回路、３０は入力レジスタ、４０は終了レジスタ、５０
は対状態レジスタ、６０はデータレジスタ、７０は対応
データレジスタ、１０１は到着数カウンタ％ １０２は
到着数レジスタ、１ｏ３はサフイクスカウンタ、１０４
は零検出回路、１０５は一散回路ＪＯ６はマルチプレク
サ、１０７はＦＩＦＯメモリ、２０１は状態メモリ、２
０２はデータメモリ、２０３はプログラマブルロジック
アレイである。
Claims (1)
- 【特許請求の範囲】 一 少なくも２つの状態をもつ制御信号とデータ値とからな
るデータを順次入力し、第１の状態の制御信号をもつデ
ータが、既定数（へ）個到着する毎に異なるサフイクス
信号を生成し、前記量フィクス信号を保存すると共に出
力し、１１１２の状態の制御信号をもつデータに対し、
前記保存したサフイクス信号を出力する到着監視回路と
、第１および第２の状態の制御信号をもつデータで、前
記サフイクス信号が同一であるデータ毎に既定数（２Ｎ
−１）番目の到着データの時、終了データ信号を出力し
奇数番目の到着データのデータ値を保存し、偶数番目の
到着データの時、前記保存した奇数番目のデータ値と２
つのデータが揃ったことを示す対データ信号とを出力す
る対データ探索回路とを備え前記終了データ信号に従い
入力データを終了データとして出力し、前記対データ信
号に従い、入力されたデータ値と対データ＊＊回路から
の前記奇数番目の到着データ値とを出力することを特徴
とするデータ分流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18635881A JPS5887633A (ja) | 1981-11-20 | 1981-11-20 | デ−タ分流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18635881A JPS5887633A (ja) | 1981-11-20 | 1981-11-20 | デ−タ分流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5887633A true JPS5887633A (ja) | 1983-05-25 |
Family
ID=16186965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18635881A Pending JPS5887633A (ja) | 1981-11-20 | 1981-11-20 | デ−タ分流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887633A (ja) |
-
1981
- 1981-11-20 JP JP18635881A patent/JPS5887633A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1184311A (en) | Peripheral interface adapter circuit for use in i/o controller card having multiple modes of operation | |
| US3871577A (en) | Method and apparatus for addressing FFT processor | |
| JPH01150940A (ja) | Ｃｒｃ演算方式 | |
| US3701105A (en) | A central processing unit in which all data flow passes through a single arithmetic and logic unit | |
| JP2744724B2 (ja) | データフロー型システムにおけるパケット収集回路 | |
| JPS5887633A (ja) | デ−タ分流回路 | |
| US3328566A (en) | Input-output system for a digital computer | |
| JPS5969845A (ja) | デ−タ駆動制御方式 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| SU911506A1 (ru) | Устройство дл упор дочени данных | |
| JPH03233740A (ja) | メモリアクセス装置 | |
| JPH09319863A (ja) | 画像処理装置における設定データ変更装置 | |
| JPS58223814A (ja) | シ−ケンス記録装置 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JP2771912B2 (ja) | ベクトル演算処理装置の演算制御方式 | |
| SU809156A1 (ru) | Устройство дл последовательногоВыдЕлЕНи ЕдиНиц из п-РАзР дНОгОКОдА | |
| JPH03196257A (ja) | ベクトル処理装置 | |
| JPH04250583A (ja) | 情報収集装置 | |
| JPS6136854A (ja) | メモリ切換装置 | |
| SU615472A1 (ru) | Многоканальное устройство дл сопр жени источников сообщений с цифровой вычислительной машиной | |
| SU1531160A1 (ru) | Запоминающее устройство | |
| JP2663417B2 (ja) | 記憶回路 | |
| JPS61236456A (ja) | 数値制御装置 | |
| JPH027139A (ja) | ストアデータレジスタ選択方式 | |
| JPH04195334A (ja) | 固定小数点型デジタル信号処理装置 |