SU615472A1 - Многоканальное устройство дл сопр жени источников сообщений с цифровой вычислительной машиной - Google Patents
Многоканальное устройство дл сопр жени источников сообщений с цифровой вычислительной машинойInfo
- Publication number
- SU615472A1 SU615472A1 SU762425084A SU2425084A SU615472A1 SU 615472 A1 SU615472 A1 SU 615472A1 SU 762425084 A SU762425084 A SU 762425084A SU 2425084 A SU2425084 A SU 2425084A SU 615472 A1 SU615472 A1 SU 615472A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- channel
- switch
- input
- output
- pulse
- Prior art date
Links
Description
(54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКОВ СООБЩЕНИЙ С ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ
Изобретение относитс к области вычислительной техники и может быть иопользовано в системах обработки даннызс.
Известно многоканальное устройство дл сопр жени источников сообщений
с ЦВМ ij, содержащее блок пaм тИj блок управлени , блок формировани адреса , блок формировани номера позиции очереди, а в каждом канале три коммутатора, регистр признака и регистр кода позиции очереди.
Недостатком такого устройства вл етс необход.iMocTb затрат большого количества оборудовани при его реализации .,
Наиболее близким к изобретению по технической сущности и достигаемому результату вл етс многоканальное устройство дл сопр жени источников сообщений с ЦВМ 2J, содержащее генератор импульсов, а в каждом канале - блоки хранени сообщений, элемент ИЛИ и реверсивний счетчик, причем каждый вход устройства соединен со входом элеменffa ИЛИ, соответствующего канала, а выходы блоков хранени сообщений каналоь. соединены с выходом устройства.
Уртройство имеет в каждом 5канал8 больщое количество элементов, имеющих значительное число св зей как между собой, так и между каналами устройства, Этим обусловливаетс основной недостаток этого устройства - его сложность.
Цель изобретени - упрощение устройства .
Поставленна цель достигаетс тем, что устройство содержит блок дешифрации, а в каждом канале - коммутатор записи и коммутатор считывани , причем каждый вход устройства соединен с кодовым входом коммутатора записи соответствующего канала, выход элемента ИЛИ канала соединен с управл ющим входом коммутатора записи канала и с Суммирующим входом реверсивного счетчика канала, выходы коммутатора записи канала соединены с кодовыми входами блоков хранени сообщений канала, выходы коммутатора счв пмванй канала соединены с управл ющими входами блоков хранени сообше- НИИ канала, выходы реверсивных счетчи:ков каналов соединены с группой входов блока дешифрации, каждый выход которого соединен со входом коммутатора считываци и с вычитающим входом реверсивного счетчика соответствующего канала , а выход генератора импульсов соединен со входом блока дешифрации. Структурна схе(ла устройства представлена на чертеже. Многоканальнре устройство дл сопр женин источников сообщений с ЦВМ содержит генератор импульсов 1, блок 2 дешифрации с группой 3 входов и выходами 4, каналы 5-7, каждый из которых содержит блоки 8, 9 хранени сообщений . коммутатор записи 10, коммутатор считывани 11, реверсивный счетчик 12, элемент ИЛИ 13, входы 14-16, выход 17. Устройство работает следующим образом . При поступлении сообщени на какойлибо вход 14-16 устройства, оно через комцутатор записи 10, например канала 5, проходит на вход очередного свободного блока 8 или. 9 хранени сообщений и запиаьтаетс в его пам ть. После этого по команде, импульса, сформированного элементом ИЛИ 13 и задержанного на входе коммутатора записи 10, осуществл етс подключение коммутатором записи 10, например, входа 14 устройства к следующему в группе свободному блоку их числа блоков 8, 9 хранени сообщений. Кроме того, импульс с выхога элемента ИЛИ 13 подаетс на вход счетчика Г2 канала 5 и увел1гчивает его содержимое на единицу. На том цикл записи сообщений заканчиваетс . MoivTeHT. выдачи очередного сообщени на выход устройства определ етс момен том по влени импульса считывани на выходе генератора импульсов 1. Этот . ймпульс подаетс на вход блока 2, на. группу 3 входов .которого с выходов счет чиков 12 подаютс сигналы, характеризу щие число сообщений, хран щихс в каналах 5-7 устройства На основе анализа этих сигналов блок 2 направл ет импульс счи тывани в коммутатор счИтывани 11 того канала, в блоках 8, 9 которого хранитс наибольщее число подлежащих передаче сообщений. При равенстве числа хра шщихс сообщений в различных каналах .5-7 приоритет подачи импульса считывани на коммутаторы считывани 11 задаетс блоком 2. Импульс считывани , при- шедщий в коммутатор считывани 11, НИИ, который занимает первое место в очереди на считывание. При этом выдаетс сообщение на выход 17 устройства, а пам ть рассматриваемого блока хранени сообщений очищаетс . После прохождени импульса считывани через коммутатор считывани 11, последний подключает цепь прохождени импульса считывани к следующему в очереди блоку хранени сообщений данного канала. Импульс считывани с выхода блока 2 одновременно подаетс и на второй вход счетчика 12 данного канала, уменьша его содержимое на единицу. На этом процесс выдачи сообщений из устройства заканчивает с . В том случае, когда в момент прихода импульса считывани ни в одном из блоков 8, 9 сообщений не хранитс , импульс считывани не подаетс ни на один из коммутаторов считывани 11. При необходимости он может быть выдан на дополнительный выход блока 2 (на чертеже не показан), с которого может использоватьс , в частности, дл самонастройки устройства на измен ющиес услови .работы. Коммутатор записи 10 так же, как и коммутатор считывани 11, может быть выполнен в виде ключевых схем, по числу разр дов, в параллельныхкодах передаваемых сообщений, управл емых триггерным кольцевым регистром сдвига , в один из разр дов которого записана единица. В каждый момент времени открыта та группа ключевых схем, потенциальные входы которых соединены с триггером регистра, содержащим единицу . Сдвиг единицы по триггерам осуществл етс по команде импульса с выхода элем.ента ИЛИ 13, задержанного линией задержки и усиленного усилителем . Поступившее сообщение подаетс одновременно на импульсные входы групп ключевых схем. . Блок хранени сообщений 8 (или 9) .может представл ть собой триггерный регистр с числом триггеров, равным числу разр дов параллельных кодов хранимых сообщений. Поступающее сообщение . подаетс на единичные входы триггеров. По. тенциалы щ единичных выходов упрощают выходными усилител ми блока хранени сообщений. Импульс считывани подаетс на импульсные входы этих усилителей. После выдачи сообщени , этот импульс, задержанный линией задержки и усиленный , подаетс на нулевые входы триггеров регистра н переводит их в нулевое
Таким образом, за счет сокращени числа элементов в каждом канале и ум.ец1г шени количества св зей между узлами канала между блоками хранени сообщений канала и между самими каналами, устройство значительно упрощаетс .
Фор
мула из об р е т е н и
Многоканальное устройство дл сопр жени источников сообщений с цифровой вычислительной мащиной, содержащее генератор имгульсов, а в каждом канале блоки хранени сообщений, элемент ИЛИ и реверсивный счетчик, причем каждый вход устройства соединен со входом элемента ИЛИ соответствующего канала, а выходы блоков хранени сообщений каналов соединены с выходом устройства, о тличающеес тем, что, с целью упрощени устройства, оно содержит блок дещифрации. а в каждом канале - коммутатор записи и коммутатор считывани , причем каждый вход устройства соединен с
кодовым входом коммутатора записи cooivветствующего канала, выход элемента ИЛИ канала соединен с управл ющим входом коммутатора записи канала и с су ммн-. рующим входом реверсивного счетчика ка нала, коммутатора записи канала соединены с кодовыми входами блоков хранени сообщений канала, выходы коммутатора считывани канала соединены с уп-
равл ющими входами блоков хранени сооб щений канала, выходы рёверсивных счетчиков каналов соединены с группой входов лока дещифрации, каждый выход которого х единен со входом коммутатору считы-
вани и с вычитающим входом реверсивно го счетчика соответствующего канала, а выход генератора импульсов соединен со входрм-блока дещифоации.
Источники информации, прин тые во
внимание при экспертизе:
1.Авторское свидетельство СССР NO 480100, кл. Q Об 3/04, 1973.
2.За вка № 2417534/18-24, кл. Q06 F 3/04, от 30.05.77, по которой прин то положительное рещение.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762425084A SU615472A1 (ru) | 1976-12-02 | 1976-12-02 | Многоканальное устройство дл сопр жени источников сообщений с цифровой вычислительной машиной |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762425084A SU615472A1 (ru) | 1976-12-02 | 1976-12-02 | Многоканальное устройство дл сопр жени источников сообщений с цифровой вычислительной машиной |
Publications (1)
Publication Number | Publication Date |
---|---|
SU615472A1 true SU615472A1 (ru) | 1978-07-15 |
Family
ID=20684749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762425084A SU615472A1 (ru) | 1976-12-02 | 1976-12-02 | Многоканальное устройство дл сопр жени источников сообщений с цифровой вычислительной машиной |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU615472A1 (ru) |
-
1976
- 1976-12-02 SU SU762425084A patent/SU615472A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2800278A (en) | Number signal analysing means for electronic digital computing machines | |
SU615472A1 (ru) | Многоканальное устройство дл сопр жени источников сообщений с цифровой вычислительной машиной | |
GB1095377A (ru) | ||
GB903806A (en) | Electronic data processing system | |
JPS6386630A (ja) | 並列伝送路におけるフレ−ム同期方式 | |
US3105897A (en) | Binary parallel adder utilizing sequential and simultaneous carry generation | |
US4218588A (en) | Digital signal switching system | |
US4037203A (en) | High speed digital information storage system | |
SU666583A1 (ru) | Регистр сдвига | |
SU591856A2 (ru) | Устройство дл сортировки данных | |
SU943695A1 (ru) | Многоканальное устройство св зи дл вычислительной системы | |
SU1539795A1 (ru) | Устройство дл редактировани списка | |
GB1487706A (en) | Data storage arrangement for buffering asynchronous input and output data streams | |
JPH0652952B2 (ja) | 光時分割多重通話路構成方式 | |
SU646329A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1007099A1 (ru) | Устройство дл сортировки чисел | |
JPH1188320A (ja) | データ暗号化回路 | |
SU1714612A1 (ru) | Устройство дл обмена информацией | |
SU643861A1 (ru) | Многоканальное устройство дл сопр жени источников сообщений с цифровой вычислительной машиной | |
SU1001092A1 (ru) | Цифровой функциональный преобразователь | |
SU1282129A1 (ru) | Устройство дл распределени заданий между ЭВМ | |
SU486316A1 (ru) | Устройство дл сортировки данных | |
SU826340A1 (ru) | УСТРОЙСТВО ДЛЯ СОРТИРОВКИ МК-РАЗРЯДЙоПшс! | |
SU1381523A2 (ru) | Многоканальное устройство дл сопр жени источников информации с вычислительной машиной | |
RU1795455C (ru) | Устройство дл подсчета количества единиц в двоичном числе |