SU1007099A1 - Устройство дл сортировки чисел - Google Patents

Устройство дл сортировки чисел Download PDF

Info

Publication number
SU1007099A1
SU1007099A1 SU813284556A SU3284556A SU1007099A1 SU 1007099 A1 SU1007099 A1 SU 1007099A1 SU 813284556 A SU813284556 A SU 813284556A SU 3284556 A SU3284556 A SU 3284556A SU 1007099 A1 SU1007099 A1 SU 1007099A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
group
cell
information inputs
outputs
Prior art date
Application number
SU813284556A
Other languages
English (en)
Inventor
Виктор Вячеславович Заверин
Виктор Дмитриевич Заяц
Виктор Сергеевич Осипов
Original Assignee
Предприятие П/Я Р-6045
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6045 filed Critical Предприятие П/Я Р-6045
Priority to SU813284556A priority Critical patent/SU1007099A1/ru
Application granted granted Critical
Publication of SU1007099A1 publication Critical patent/SU1007099A1/ru

Links

Abstract

УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ, состо щее из т. чеек, где га количество чисел в выходном множест ве, причем кажда   чейка содержит элемент сравнени  и приемный регист выходы разр дов которого соединены с первой группой информационных входов элемента сравнени , отли чающеес  тем, что, с целью повышени  быстродействи , кажда   чейка содержит коммутатор и регист результата, причем выходы регистра результата соединены с второй группой информационных входов элемента сравнени  и первой группой информац онных входов коммутатора, установоч ные входы приемного регистра  вл ютс  информационными входами  чейки , а выходы разр дов приемного регистра соединены с установочными входами регистра результата и с второй группой информационных входов коммутатора, а выходы коммутатора  вл ютс  выходами  чейки, входы ус-, тановки приемного регистра и регистра результата в исходное состо ние соединены с входом установки устройства в исходное состо ние, вход управлени  записью приемного регистра и первый вход управлени  записью регистра результата соединены с входом тактовых сигналов устройства, выход элемента сравнени  соединен с вторым входом управлени  записью регистра результата и управл ющим входом коммутатора, управл ющий вход элемента сравнени  соединен с управл юцим входом устройства, группы информационных входов каждой  чейки, кроме первой, соединены с группой выходов предыдущей  чейки, а группа информационных входов первой  чейки  вл етс  группой информационных входов устройства.

Description

Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано в системах обрабо :ки информации при реализации технических бредств цифровых вычислительных машин и дискретной автоматики . Известно многокаскадное сортировочное устройство, содержащее магазинные пам ти дл  упор дочени  списка входных чисел, состо щее из М каскадов, соединённых ПослеДова те ьно, каждый из которых состоит из межкаскадных средств пам ти, стека, элементов пам ти, Средств сравнени  С :) Недостатками этого устройства  вл ютс  его сложность и неоднородность структуры вследствие использовани  принципа разбиени  сортируемых чисел на группы и многокаска ного сравнени . Известно также устройство дл  сортировки п-разр дных чисел, содер -жащее m  чеек, кажда  из которых содержит элементы сравнени , приемный регистр, переключатели, элемент ИЛИ, элементам, триггер, узлы запре та, регистр результата, причем выходы приемного регистра соединены с первой группой входов элементов сравнени , втора  группа входов которых подключена к выходам регистра результата 2 , Недостатком этого устройства  вл етс  низкое быстродействие, посколь ку дл  сортировки m чисел, каждое из которых содержит п-разр дов, тре буетс  т(п+1)тактов работы, что определ етс  принципом поразр дного формировани  в регистре результата очередного сортируемого числа. Целью изобретени   вл етс  повыше ние быстродействи . Поставленна  цель достигаетс  тем, что устройство, состо щее из m  чеек, где tn - количество чисел в выходном множестве, причем кажда   чейка содержит элемент сравнени  и приемный регисГр, выходы разр дов которого соединены с первой группой информационных входов элемента сравнени , кажда   чейка содержит коммутатор и регистр результата, причем выходы регистра результата соединены с второй группой информационных входов элемента сравнени  и первой группой информационных входов . коммутатора, установочные входы приемного регистра  вл ютс  информационными входами  чейки, а выходы разр дов приемного регистра соедине-i ны с установочными входами регистра результата и с второй группой входов коммутатора, а выходы коммутатора  вл ютс  выходами  чейки, входы установки приемного регистра и регистра результата в исходное состо ние соединены с входом установки устройства в исходное состо ние, вход управлени  записью приемного регистра и первый вход управлени  записью регистра результата соединены с в.хр дом тактовых сигналов устройства, выход элемента сравнени  соединен с вторым входом управлени  записью регистра результата и управл ющим входом коммутатора, управл ющий вход элемента сравнени  соединен с управл ющим входбм устройства, группы информационных входов каждой  чейки, кроме первой, соединены с группой выходов предыдущей  чейки, а группа информационных входов первой  чейки  вл етс  группой информационных входов устройства. ; Это позвол ет уменьшить врем  -сортировки до 2т тактов вследствие применени  конвейерного метода и проведени  операции сравнени  одновременно по всем h разр дам сортируемых чисел. На чертеже представлена схема устройства. Устройство сосгсмг из m одинаковых  чеек Ц,...,1,, где т- крличество чисел в выходном Множестве, причем кажда   чейка содержит приемный регистр 2, регистр 3 результата, элемент k сравнени  и коммутатор 5 при этом выходы приемного регистра 2 соединены с первой группой информационных входов элемента 4 сравнени , втора  группа информационных входов которой подключена к выходам регистра 3 результата, а инф рмационные входы 6  чейки соединены с установочными входами приемного регистра 2, выходы которого соединены с установочными входами регистра 3 результата и с первой группой входов коммутатора 5 втора  группа входов которого подключена к выходам регистра 3 результата, а группа выходов коммутатора 5  вл етс  группой выодов 7  чейки, причем входы установки приемного регистра 2 и регистpa 3 результата в исходное состо ние подключены к входу 8 установки устройства в исходное состо ние, а вход управлени  записью приемного регистр
2и первый вход упраВ |1ени  записью регистра 3.результата соединены с входом 9 тактовых сигналов устройства; второй вход управлени  записью регистра 3 резу/А тата и управл ющий вход коммутатора 5 подключены к выходу элемента k сравнени , управл ющий вход 4 оторого подключен к управл ющему входу 10 устройства, информационные входы б каждой  чейки 1, кроме первой, соединены с выходами
7предыдущей  чейки , , а информационные входы б первой  чейки 1-j  вл ютс  информационными входами устройства.
Устройство работает следующим образом.;
Перед началом сортировки приемные регистры 2 и регистры 3 результата всех  чеек устанавливаютс  в исходное состо ние сигналом на входе
8устройства. На вход 9 устройства поступает последовательность тактовых сигналов. Сортируема  последовательность чисел поступает на информационные входы б первой  чейки 1-|. В каждом такте работы на вход
б поступает одно число из этой последовательности . В зависимости от значени  сигнала на управл ющем входе устройства в регистре 3 результата устройства выдел етс  тнаибольших или наименьших чисел.
Дальнейшее описание работы дл  определенности приведено дл  случа  выделени  наибольших чисел. В этом случае регистры 3 результата всех щ чеек перед началом работы должны быть установлены в нулевое состо ние . По тактовому сигналу очередное число со входов б записываетс  в приемный регистр 2  чейки Ц. Записанное число сравниваетс  элементом 4 сравнени  с содержимым регистра
3результата. Если содержимое приемного регистра 2 больше содержимого регистра 3 результата, то элемент
4сравнени  вырабатывает сигнал, который поступает на второй вход управлени  записью регистра 3 результата и по тактовому сигналу разрешает перезапись числа из приемного регистра 2 в регистр 3 результата. Этот же сигнал поступает на вход коммутатора 5, который перезаписывает
число из регистра 3 результата  чейки Ц в приемный регистр 2  чейки Тл.
В этом случае по очередному тактовому сигналу происходит перезапись чисел из регистра 3 результата  чейки Ц в приемный регистр 2  чейки 1 и из приемного регистра 2  чейки 1 в регистр 3 результата  чейки Ц.
Если же чисгю в приемном регистре 2 не больше числа в регистре 3 ре- зультата, тона группу информационных выходов  чейки поступает число, хран щеес  в приемном регистре 1, и по очередному тактовому сигналу происходит перезапись числа из приемного регистра 2  чейки Ц в приемный регистр 2  чейки 2 По этому же тактовому сигналу происходит запись в приемный регистр 2  чейки Ц следующего числа последовательности.
2 tn Р
Работа в  чейках работе в  чейисходит аналогично ке К-,.
В ртезультате сортировки, из последовательности чисел в регистрах 3 результата устройства выдел ютс  m наибольших чисел, причем они распо ложены в пор дке убывани  величины, начина  с первой  чейки.
Врем  сортировки составл ет 2т тактов, что достигаетс  применением конвейерного метода и проведением операции сравнени  одновременно по всем п-разр дам сортируемых чисел.
Сравнение с известным устройством показывает, что выигрыш в быстродействии у данного устройства составл ет 211 раз, где п- разр дность сравниваемых чисел.
В отличие от известного данное устройство не требует предварительной загрузки в устройство всех copтируемых чисел.
Нар ду с повышением быстродействи  устройство вследствие применени  конвейерного метода и исключени  р да элементов имеет однородную структуру что допускает наращиваемость и, следовательно , возможность унификации и применени  при его изготовлении средств микроминиатюризации.
В отличие от известного устрой.ства не требуютс  дополнительные устройст510070996
ва пам ти дл  хранени  отсортирован- Количество чисел во входной посленых чисел, что сокращает количество довательности не ограничено, при оборудовани .этом из них выбираетс  m наибольших..

Claims (1)

  1. УСТРОЙСТВО ЧИСЕЛ, состоящее из количество чисел в выходном множестве, причем каждая ячейка содержит элемент сравнения и приемный регистр, выходы разрядов которого соединены с первой группой информационных входов элемента сравнения, отличающееся тем, что, с целью повышения быстродействия, каждая ячейка содержит коммутатор и регистр результата, причем выходы регистра результата соединены с второй группой информационных входов элемента сравнения и первой группой информаци ные входы приемного регистра являются информационными входами ячейки, а выходы разрядов приемного регистра соединены с установочными входами регистра результата и с второй группой информационных входов коммутатора, а выходы коммутатора являются выходами ячейки, входы ус-, тановки приемного регистра и регистра результата в исходное состояние соединены с входом установки устройства в исходное состояние, вход · управления записью приемного регистра и первый вход управления записью регистра результата соединены с входом тактовых сигналов устройства, выход элемента сравнения соединен с вторым входом управления записью регистра результата и управляющим входом коммутатора, управляющий ‘вход элемента сравнения соединен с управляющим входом устройства, группы информационных входов каждой ячейки, кроме первой, соединены с группой выходов предыдущей ячейки, ' а группа информационных входов первой ячейки является группой инфор-
SU813284556A 1981-04-24 1981-04-24 Устройство дл сортировки чисел SU1007099A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813284556A SU1007099A1 (ru) 1981-04-24 1981-04-24 Устройство дл сортировки чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813284556A SU1007099A1 (ru) 1981-04-24 1981-04-24 Устройство дл сортировки чисел

Publications (1)

Publication Number Publication Date
SU1007099A1 true SU1007099A1 (ru) 1983-03-23

Family

ID=20956608

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813284556A SU1007099A1 (ru) 1981-04-24 1981-04-24 Устройство дл сортировки чисел

Country Status (1)

Country Link
SU (1) SU1007099A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент .US If 4030077, кл. 340-172.5, 1976. 2. Авторское свидетельство СССР ff6378lO, кл. G Об F 7/08, 1976 (про тотип). *

Similar Documents

Publication Publication Date Title
JPS63276795A (ja) 可変長シフトレジスタ
US5019969A (en) Computer system for directly transferring vactor elements from register to register using a single instruction
JPS6364413A (ja) 逐次近似レジスタ
SU1007099A1 (ru) Устройство дл сортировки чисел
IE44278L (en) Demultiplexers
JPS61195015A (ja) 像信号のデイジタルフイルタリング回路装置
EP0380099A3 (en) Register and arithmetic logic unit
US4037203A (en) High speed digital information storage system
US4841463A (en) Nonrecursive digital filter
US5546592A (en) System and method for incrementing memory addresses in a computer system
SU1339653A1 (ru) Запоминающее устройство
JPS55146544A (en) Sort processing unit
RU2174700C1 (ru) Устройство для программного управления электроприводами, электронными ключами и сигнализацией
SU1092494A2 (ru) Устройство дл сортировки чисел
SU1531172A1 (ru) Параллельный асинхронный регистр
SU960814A1 (ru) Устройство микропрограммного управлени
SU1695386A1 (ru) Цифровое устройство задержки
RU2081459C1 (ru) Запоминающее устройство магазинного типа
SU486316A1 (ru) Устройство дл сортировки данных
JPS59148943A (ja) メモリ回路
SU1037246A1 (ru) Устройство дл сортировки чисел
SU911623A1 (ru) Запоминающее устройство
SU1019455A1 (ru) Устройство дл табличной реализации многоместных логических функций
SU1304015A1 (ru) Устройство дл сортировки чисел
SU809182A1 (ru) Устройство управлени пам тью