SU1282129A1 - Устройство дл распределени заданий между ЭВМ - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах обмена и обработки данных в качестве распредел клдего устройства. Цель изобретени  - сокращение времени ожидани  задач. Устройство содержит три канала, каждый из которых содержит два блока регистров, накапливающий сумматор, коммутатор, схему сравнени , группу схем сравнени , блок элемента И, первый и второй элементы И. элемент ИЛИ. Новыми в устройстве  вл ютс  блоки регистров, накапливающий сумматор, коммутатор и -элемент И. В устройстве происходит распределение задач между ЭВМ в соответствии с суммарным временем решени  задач в машинах. 2 ил. а 9 (Л

Description

ю

00

ю

го ю

Изобретение относитс  к вычислительной технике и может быть использовано при построении вычислительных и распредел ющих устройств и систем.

Цель изобретени  - сокращение времени ожидани  задач.

На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 - функциональна  схема первого и второго блоков регистров.

Устройство дл  распределени  заданий между ЭВМ (фиг.1) содержит три канала, а каждый канал включает блоки 1 и 2 регистров, накапливающий сумматор 3, коммутатор 4, схему 5 ;сравнени , группу схем 6 сравне- ни , блок 7 элементов И, первый 8 и второй 9 элементы И, элемент ИЛИ 10, кодовые входы 11 устройства.

Устройство имеет также информационные входы 12, синхронизирующие входы 13 и 14 в каждом канале выход 15 накапливающего сумматора, вы- ход 16 коммутатора 4, выход 17 блот а 7 элементов И, выход 18 элемента 9, выходы 19 схем 6 сравнени  6.

Блоки 1 и 2 регистров (фиг.2) по своей структуре и входам - выходам вл ютс  идентичными и содержато каналы , а каждьй канал содержит регистр 20, блок 21 элементов ИЛИ, элементы 22 и 23, элементы ИЛИ 24 и 25 (по- канал не содержит блок элеентов ИЛИ 21) .

Устройство работает следующим образом .

В исходном состо нии все ЭВМ свободны и наход тс  в работоспособном состо нии,блоки 1.1-1.3, 2.1-2.3 регистров и сумматоры 3.1-3.3 установлены в нулевое состо ние (входы начальной устано§ки не показаны). Равенство содержимого сумматоров 3.1- 3.3 обуславливает вьщачу с выходов Меньше-равно схем 5.1-5.3. сравнени  единичных сигналов. Поэтому на выходе элемента И 8.1 присутствует единичный сигнал, который открывает блок 7.1 элеме-нтов И дл  передачи кода задачи и кода времени ее вьтолнени  в лервый канал.

Блоки 7.2 и 7.3 элементов И закрыты нулевыми сигналами с выходов соответствующих элементов И 8.2 и 8.3. Поэтому код задачи и код времени ее решени  с входа 12 ycrpoPicr- ва через блок 7.1 элементов Ипосту

5

0

пает в первый ка:нал. Причем код задачи поступает на информационные входы блока 2.1 регистров и непосредст- венно в ЭВМ дл  решени .

Код времени решени  задачи поступает на информационные входы блока

1.1регистров и на суммирующие входы сумматора 3.1. По синхроимпульсу с входа 13 устройства осуществл етс  запись кодов задачи и времени ее решени  в первые регистры блоков 1.2 и 1.1 соответственно. Кроме того, к содержимому сумматора 3.1 прибавл етс  код времени решени  данной задачи .

Код второй задачи и код времени ее решени  поступают во второй канал, поскольку на выходе Больше схемы

5.2сравнени  и на выходе Меньше- равно схемы 5.3 -сравнени  присутствуют единичные сигналы. Запись кода задачи и кода времени ее решени  происход т по описанному алго ритму.

Код tpeтьeй задачи и код времени ее решени  аналогично описанному поступают в третий канал.

После этого на входы элементов 5.2-5.3 сравнени  поступают коды времени задач, наход щихс  в сумматорах 3.1-3.3 и соответствующих рремени решени  той или иной задачи.

Таким образом, следующую задачу, код которой поступает на вход 12, необходимо направить в ту ЭВМ, в которой код суммарного времени решени  ранее поступивших задач минимален. Допустим, что такой код записан в - сумматоре 3.2.

Тогда на выходе Больше схемы 5.2 сравнени  и на выходе Меньше-равно схемы 5.3 сравнени  присутствуют единичные сигналы. Поэтому единичный сигнал с выхода элемента И 8.2 открывает блок 7. 2 элементов И дл  дачи кода очередной задачи и кода времени ее решени  во вторую ЭВМ.

Через блок 7.2 элементов И код задачи и код времени ее решени  по синхроимпульсу с входа 13 заноситс  в блоки 2.2 и 1.2 регистров соответственно . Кроме того, код времени решени  поступает на суммирующий вход накапливающего сумматора 3.2. По тому же синхроимпульсу, по которому произошла запись в блоки 2.2 и 2.1, происходит приращение содержимого сумматора 3.2. Таким образом, в сум

0

0

5

0

5

31

маторе 3.2 накапливаетс  суммарное врем  решени  двух задач.

Аналогичным образом следующий код очередной задачи и код времени ее решени  поступаот в канал. При этом в соответст§у{бщем сумматоре 3.1-3.3 канала код суммарного времени решени  задач минимальньй.

После завершени  выполнени  задачи ЭВМ вьздает код этой задачи на соответствующий вход 11, который поступает на входы соответствующих схем 6 сравнени . При этом на выходе соответствующей схему 6, вторые входы которой подключены к выхо- дам регистра, хран щего код данной задачи, выдаетс  единичный сигнал. Этот Сигнал открывает коммутатор 4 дл  передачи кода времени решени  данной задачи, так как адреса запи- си кода задачи в блоке 2 и кода времени ее решени  в блоке 1 равны. Код времени решени  задачи с выхода коммутатора 4 поступает на вычитающий вход сумматора 3. Код задачи с вхо- да 11 через элемент ИЛИ 10 открывает элемент И 9. Поэтому синхрони- зирукиций сигнал с входа 14 поступает на входы блоков 1.1 и 2.1 регистров и на синхронизирующий вход сумматора 3. По этому сигналу из содержимого сумматора 3 вычитаетс  код времени выполненной задачи.

, Информаци  на входах 11 должна по вл тьс  только после импульса с входа 13, но до прихода импульса с входа 14, и, кроме того, должна быть сн та до прихода очередного импульса с входа 13.

Claims (1)

1. Формула изобретени 

   Устройство дл  распределени  заданий между ЭВМ, содержащее три канала и в каждом из них схему сравнени , блок элементов И, первый элемент И и элемент ИЛИ, группа информационных входов устройства подключена к группе входов блоков элемен- тов И всех каналов, выходы Меньше- равно схем сравнени  первого и второго каналов подключены к входам первого элемента И первого канала, выходы Больше схем сравнени  вто- рого и третьего каналов подключены к первым входам первых элементов И второго и третьего каналов соответ294

   ственно, выход Меньте-равно схемы сравнени  третьего канала подключен к второму входу первого элемента И второго канала, выход Больше схемы сравнени  первйго канала к второму входу первого элемента И третьего канала, в каждом канале выход первого элемента И подключен к входу блока элементов И, группа выходов каждого из которых  вл етс  соответствующей группой выходов устройства, отличающеес  тем, что, с целью сокращени  времени ожидани  задач, в каждьй канал дополнительно введены первый и второй блоки регистров , накапливающий сумматор, коммутатор , второй элемент И и группа схе сравнени , причем в каждом канале выходы блока элементов И подключены к информационным входам первых и вторых блоков регистров и к суммирующим входам накапливающих сумматоров всех каналов, выходы каждого сумматора подключены к первым входам схем сравнени  своего и соседнего каналов, причем дл  первого канала соседним  вл етс  второй, дл  второго - третий , дл  третьего - первый, кажда  группа кодовых входов устройства подключена в одноименном канале к входам элемента ИЛИ, выход которого подключен в данном канале к первому входу второго элемента И, выход которого подключен к первым синхро- . низирующим входам блоков регистров и накапливающего сумматора своего канала , выходы первого блока регистров подключены в своем канале к соответствующим информационным входам коммутатора, выходы которого подключены к вычитающим входам накапливающего сумматора, выходы второго блока регистров подключены в своем канале к первым входам соответствующих схем сравнени  группы, вы-- ходы которых подключены в своем канале к управл ющим входам первого и второго блоков регистров и к управл ющим входам коммутатора, кажда  группа кодовых входов устройства подключена в одноименном канале к вторым входам схем сравнени  группы, первый вход синхронизации устройства подключен к вторым синхронизирующим входам бло ков регистров и накапливающего сумматора всех каналов, второй вход синхронизации устройства - к вторым входам вторых элементов И всех каналов.

   Фиг./

   (X--W)

   Фи.г.2.