SU1444771A1 - Устройство дл распределени заданий между ЭВМ - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах обмена и обработки информации. Цель изобретени  - оптимизаци  процесса распределени  за счет учета разности 77 между ожидаемым и реальным временем решени  задач. Устройство содержит три канала, каждый из которых включает , в себ  два блока регистров 1,2, накапливающий сумматор 3, два коммутатора 4,5, схему 6 сравнени , счетчик 14, группу схем 7 сравнени , блок элементов И 8, два элемента ИЛИ 12, 13, три элемента И 9 - 11, элемент 15 задержки. В устройстве осуществл етс  распределение заданий на решение задач по минимальному времени йжидани  в очереди. При этом учи тываютс  врем  решени  задач в ЭВМ к моменту прихода очередного задани  и врзможные расхождени  между ожидаемым и реальным временем решени  за- дач. 2 ил. Ё (Л 4 4 4 sj

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах обмена и обработки данных в качестве распредел ющего устройства.

Цель изобретени  - оптимизаци  процесса распределени  за счет учета разности между ожидаемым и реальным временем решени  задач.jg

На фиг. 1 изображена функциональна  схема предлагаемого устройства; на фиг. 2 - функциональна  схема пер14447

времени ее решени  с входов 16 устройства через блок элементов И 8.1 поступает в первый канал. При этом код задачи поступает на информационные . входы блока регистров 2.1 и непосредственно в ЭВМ дл  решени  с выхода 20.1 устройства. Код времени решени  задачи поступает на информационные входы блока регистров 1.1 и на суммирующие входы сумматора 3.1. По синхроимпульсу с входа 17 устройства осуществл етс  запись кода задачи и кода времени ее решени  в первые регистры

вого и второго блоков регистров, которые по своей структуре и входам-выхо-i5 2.1 и 1.1 соответственно. Кроме того, дам  вл ютс  идентичными.

Устройство содержит три канала, кйждый из которых включает блоки регистров 1 и 2, накапливающий сумматор 3,

к содержимому сумматора 3.1 прибавл етс  код времени решени  данной задачи .

Код второй задачи и код времени

первый 4 и второй 5 коммутаторы, схе- 20 решени  поступают во второй канал, му 6 сравнени , группу схем 7 сравнени , блок элементов И 8, элементы И 9- 11, элементы 11ПИ 12 и 13, счетчик 4, элемент 15 задержки, информационные входы 16 устройства, первый 17 и вто 25 рой 18 входы синхронизацииJ входы 19 устройства и информационные выходы 20 устройства, выходы 21 каждой из схем 7

сравнени , выход 22 элемента И 10, выходы 23 блоков регистров 1 и 2 30 и выходы 24 блока элементов И 8.

Блоки регистров 1 и 2 содержат каналы, каждый из которых содержит регистр 25, блок элементов ИЛИ 26, элементы И 27 и 28, элементы ИЛИ 29 и 30 (последний канал не содержит блока элементов ИЛИ 26).

Устройство работает следуюш;им образом .

В исходном состо нии все ЭВМ сво- дО бодны и наход тс  в работоспособном состо нии, блоки регистров 1 и 2, сумматоры 3 и счетчики 14 всех трех каналов установлены в нулевое состо 35

поскольку элемент И 9 данного канала открыт единичными сигналами с выхода Больше схемы 6 сравнени  данного канала И с выхода Меньше-равно схемы 6 сравнени  третьего канала. Запись кода задачи и кода времени ее решени  происход т по тому же алгоритму, что и в первом канале.

Код третьей задачи и код времени ее решени  аналогично записываютс  в третьем канале.

Таким образомj следующую задачу, код которой поступает на вход 16 устройства , необходимо направить в ту ЭВМ, в которой код суммарного времени , решени  поступивших ранее задач минимальньй. Допустим, что такой код записан в сумматоре 3.1 первого канала . Тогда на выходе Меньше-равно схемы 6.1 сравнени  первого канала и на йыходе Меньше-равно схемы 6 сравнени  второго канала присутству

712

времени ее решени  с входов 16 устройства через блок элементов И 8.1 поступает в первый канал. При этом код задачи поступает на информационные . входы блока регистров 2.1 и непосредственно в ЭВМ дл  решени  с выхода 20.1 устройства. Код времени решени  задачи поступает на информационные входы блока регистров 1.1 и на суммирующие входы сумматора 3.1. По синхроимпульсу с входа 17 устройства осуществл етс  запись кода задачи и кода времени ее решени  в первые регистры

2 .1 и 1.1 соответственно. Кроме того,

2.1 и 1.1 соответственно. Кроме того,

к содержимому сумматора 3.1 прибавл етс  код времени решени  данной задачи .

Код второй задачи и код времени

решени  поступают во второй канал,

поскольку элемент И 9 данного канала открыт единичными сигналами с выхода Больше схемы 6 сравнени  данного канала И с выхода Меньше-равно схемы 6 сравнени  третьего канала. Запись кода задачи и кода времени ее решени  происход т по тому же алгоритму, что и в первом канале.

Код третьей задачи и код времени е решени  аналогично записываютс  в третьем канале.

Таким образомj следующую задачу, код которой поступает на вход 16 устройства , необходимо направить в ту ЭВМ, в которой код суммарного времени , решени  поступивших ранее задач минимальньй. Допустим, что такой код записан в сумматоре 3.1 первого канала . Тогда на выходе Меньше-равно схемы 6.1 сравнени  первого канала и на йыходе Меньше-равно схемы 6 сравнени  второго канала присутству

ние (входы начальной установки не о-дс единичные сигналы, которые откры- казаны). Равенство содержимого сумма- вают элемент И 9.1, единичный сигнал торов 3 всех каналов обуславливает вьщачу с выходов Меньше-равно схем 6 сравнени  единичных сигналов. Эти сигналы открывают элемент И 9.1, единичный сигнал с выхода которого открывает блок элементов И 8.1 дл  передачи кода задачи и кода времени ее решени , а также первый канал с входов 16 устройства.

Блоки элементов И 8 во втором и третьем каналах закрыты нулевыми сигналами с выходов соответствующих элементов И 9, поэтому код задачи и код

55

с выхода которого в свою очередь открывают по первому входу элементы И 8.1, подготавлива  первьм канал к приему кода следующей задачи и кода времени ее решени . Затем (после прихода этой информации) аналогично вышеописанному осуществл етс  запись кода времени и кода задачи в регистры 1.1 и 1,2 соответственно, а содер жимое накапливающего сумматора 3.1 увеличиваетс  на величину, соответствующую коду времени прин той задачи ,

с единичные сигналы, которые откры- вают элемент И 9.1, единичный сигнал

5

с выхода которого в свою очередь открывают по первому входу элементы И 8.1, подготавлива  первьм канал к приему кода следующей задачи и кода времени ее решени . Затем (после прихода этой информации) аналогично вышеописанному осуществл етс  запись кода времени и кода задачи в регистры 1.1 и 1,2 соответственно, а содержимое накапливающего сумматора 3.1 увеличиваетс  на величину, соответствующую коду времени прин той задачи ,

Аналогично распредел ютс  и принимаютс  в каналы все последующие задачи .

Одновременно с началом выполнени  задачи в любой ЭВМ, она выставл ет на кодовом входе 19 соответствующего канала код этой задачи. Например, ЭВМ, подключенна  к первому каналу, код задачи выставл ет на входе 19.1 устройства. Код задачи с этого входа поступает на вторые входы каждой из схем 7 сравнени . На выходе той схемы 7 сравнени , на первый вход которой поступает код этой же задачи с одного из регистров 2.1, вьфабатыва- етс  единичный сигнал. Этот сигнал разрешает прохождение кода времени решени  данной с выхода соответствующего регистра 1.1 через пер- вый коммутатор 4.1 на информационный вход счетчика 14.1. Одновременно код задачи поступает с входа 19.1 устройства и на вход элемента ИЛИ 12.1. Сигнал с выхода элементаИЛИ 12.1 по ступает на первый вход второго элемента И 10.1, которьй открываетс  в момент прихода очередного синхросигнала с второго входа 18 синхронизации .устройства. Единичньй сигнал с выхода элемента И 10.1, проход  . через элемент 15.1 задержки, поступает на вход управлени  записью счетчика 14.1. По переднему фронту этого сигнала информаци , поступающа  с выхода коммутатора 4.1, записываетс  в счетчик 14.1. По заднему фронту сигнала, образованного совпадением единичных сигналов с выхода элемента И 1D.1 и одной из схем 7 сравнени , в блоках регистров 1.1 и 1,2 освобождаютс  регистры, соответствующие прин той на решение в ЭВМ задаче и хран  pie врем  ее выполнени  и код. Таким образом, как только в ЭВМ начато ре

шение очередной задачи, в соответствующем канале в блоках регистров 1 и 2 освобождаютс  реТ-истры, хран щие код задачи и код времени ее решени , что способствует более эффективному использованию регистровой пам ти. Наличие информации в счетчике 14.1 фиксируетс  по влением-единичного сигнала на выходе элемента ИЛИ 13.1. Этот сигнал открывает по первому входу элемент И 11.1, разреша  пр9хождение через него синхросигналов с первого входа 18 синхронизации устройства. Синхросигналы, прошедшие через эле

Q g 0 5 о Q

5

5

0

5

71

мент И 11.1, используютс  дл  счета времени решени  текущей задачи. Поступа  на счетный вход счетчика 14.1, каждый из них уменьшает его, содержимое на единицу. Синхроимпульсы поступают на второй управл ющий вход и одну из линий информационного входа второго коммутатора 5.1. Эта лини  соответствует младшему разр ду кода . На остальные линии второго информационного входа коммутатора 5.1 подаетс  логический ноль. В результате по каждому синхросигналу, поступающему с второго входа 18 синхрони- зацирГ -устройства, из содержимого сум- матора 3.1 вычитаетс  единрца, код которой поступает с выхода второго коммутатора 5.1 на вычитающий вход сумматора.

Таким образом, в накапливающем сумматоре 3.1 канала хранитс  код суммарного времени решени  всех задач, наход щшсс  в соответствующей ЭВМ за вычетом времени, в течение которого уже обслуживаетс  очередна  задача. Тем самым достигаетс  максимально возможна  равномерность в загрузке различных ЭВМ.

Однако ожидаемое и реальное врем  решени  задач в ЭВМ могут не совпадать .

Если ожидаемое врем  меньше, то как только содержимое счетчика 14,1 достигнет нул , с первого входа эле мента И 11.1 снимаетс  разрешающий сигнал и вьфаботка последовательности импульсов счета прекращаетс . Таким образом, в сумматоре 3.1 будет запи сан код суммарного времени решени  всех подготовленных дл  данной ЭВМ задач.

Если ожидаемое врем  больше, чем реальное, то к моменту окончани  решени  задачи в счетчике 14.1 будет хранитьс  разность этих времен. Эта же разность хранитс  и в сумматоре 3.1, просуммированна  с кодом времени решени  всех готовых дл  данной ЭВМ задач. Если после окончани  решени  задачи очередь не пуста, to на решение в ЭВМ принимаетс  нова  задача , код которой поступает на вход 19.1 устройства. Затем (по вышеопи- санному алгоритму) осуществл етс  запись кода времени решени  этой задачи 6 счетчик 14.1 и освобождение соответствующих регистров и 1.2, Но прежде по переднему фронту сигна-

15

20

а с ьпхода элемента И 10.1 содержи-, мое счетчика 14.1, т.е. сформированна  в нем разность, через первый вход коммутатора 5,1 поступает на вычитающий вход сумматора 3.1. Так как в этом врем  есть импульс на входе 18 синхронизации, который подаетс  на первый управл ющий вход сумматора, 3,1, то содержимое накапливающего Q сумматора 3.1 корректируетс . Если очередь пуста и новых задач нет, то сформированна  разность компенсируетс  импульсами счета с выхода элемента И 11.1, которые продолжают постуать , так как содержимое счетчика 14.1 не равно нулю. Если же за это рем  в .ЭВМ распределена очередна  задача, то оставша с  разность компенсируетс  вычитанием, как было описано выше.

Аналогично осуществл етс  подсчет текущего времени рещени  задачи в ВМ и компенсирование разности ождае- ого и реального времени.рещени  за- 25 ач и в других каналах.

ормула изоб.ретени 

Устройство дл  распределени  задаий между ЭВМ, содержащее три канала, в каждом из них первый и второ.й блои регистров, накапливающий сумматор, ервый коммутатор, схему сравнени , группу схем сравнени , блок элемен- . тов И, первый и второй элементы И и 35 ервый элемент ИШ1, причем группа ий- ормационных входов устройства подклюена к группе входов блоков элементов И всех каналов, выходы Меньще- авно схем сравнени  первого и втоого каналов подключены соответственно к первому и второму входам первого элемента И первого канала, выходы Больще схем сравнени  второго и третьего каналов подключены соответственно к первым входам первых элементов И второго и третьего каналов, выод . Меньще-равно схемы сравнени  третьего канала подключ.ен к второму входу первого элемента И второго кана-50 го а, выход Больще схемы сравнени  ервого канала подключен к второму входу первого элемента И третьего канала , первый вход синхронизации уст- ойства подключен к первым синхронизи-55 ующим входам первого и второго блоков регистров и накапливающих сумматоров всех каналов, второй вход синхрони30

40

45

зад вх ло пе вх ро сум вт ка тр гр под сх во под ме вт во фо с су ка ин каж ре вх щи ход гр уп го бл вх ни в щим ка ра вх ть с пр ра вр вв вт и ед вт

эл ра он ду ка ци вх кот

5

20

Q

5

5 0 го 5

0

0

5

задии устройства подключен к первым входам вторых элементов И всех каналов , выход накапливающего сумматора первого канала подключен к первым входам схем сравнени  первого и второго каналов, выход накапливающего сумматора второго канала подключен к второму входу схемы сравнени  второго канала и к входу схемы сравнени  третьего канала, в каждом канале . .. группа кодовых входов устройства подключена к первым входам каждой из схем сравнени  группы и к входам первого элемента ИЛИ, выход которого подключен к второму входу второго элемента И, выход которого соединен с вторыми синхронизирующими входами первого и второго блоков регистров, информационные входы которых соединены с суммирующим входом накапливающего сумматора и подключены к выходу блока элементов И и  вл ютс  группой информационных выходов устройства в каждом канале, выходы первого блока регистров подключены к информационным входам первого коммутатора, управл ющие входы которого подключены к выходам соответствующих схем сравнени  о группы и соединены с соответствующими управл ющими входами первого и второго блоков регистров, выходы второго блока регистров соединены с вторыми входами соответствующих схем сравнени , группы, выход первого элемента И в каждом канале соединен с управл ющим входом блока элементов И своего канала, выход накапливающего сумматора третьего канала соединен с вторыми входами схем сравнени  первого и третьего каналов, отличающее- с   тем, что, с целью оптимизации процесса распределени  за счет учета разности между ожидаемым и реальным временем решени  задач, в каждый канал введены счетчик, второй коммутатор, второй элемент ИЛИ, третий элемент И и элемент задержки, вход которого соединен с первым управл ющим входом второго коммутатора и с выходом второэлемента И своего канала, выход элемента задержки соединен с входом разрещени  записи счетчика, информационный вход которого подключен к выходу первого коммутатора, выход счетчика соединен с первой группой информационных входов второге коммутатора, и входами второго элемента ИЛИ, выход которого подключен к первому входу

7U,

третьего эпемента И, второй вход которого соединен с вторым управл ющим входом накапливающего сум 1атор  и подключен к второму входу синхроннзацни устройства, выход третьего элемента И соединен со счетным входом счетчика, вторым управл ющим входом второго коммутатора и  вл етс  одним

- .47713

из входов второй группы информационных входов второго коммутатора, на остальные входы второй группы инфор- мационньк входоь которох о подаетс  логический ноль,выход второго коммутатора подключен к вычитающему входу накапливающего сумматора.

Claims (1)

1. Формула изобретения зации устройства подключен к первым входам вторых элементов И всех каналов, выход накапливающего сумматора первого канала подключен к первым $ входам схем сравнения первого и второго каналов, выход накапливающего сумматора второго канала подключен к второму входу схемы сравнения второго jq канала и к входу схемы сравнения третьего канала, в каждом канале . .. группа кодовых входов устройства подключена к первым входам каждой из схем сравнения группы и к входам первого элемента ИЛИ, выход которого подключен к «второму входу второго элемента И, выход которого соединен с вторыми синхронизирующими входами первого и второго блоков регистров, ин20 формационные входы которых соединены с суммирующим входом накапливающего сумматора и подключены к выходу блока элементов И и являются группой информационных выходов устройства в 25 каждом канале, выходы первого блока регистров подключены к информационным входам первого коммутатора, управляющие входы которого подключены к выУстройство для распределения заданий между ЭВМ, содержащее три канала, а в каждом из них первый и второй блоки регистров, накапливающий сумматор, первый коммутатор, схему сравнения, группу схем сравнения, блок элемен- j тов И, первый и второй элементы Ии 35 первый элемент ИЛИ, причем группа информационных входов устройства подклю чена к группе входов блоков элементов И всех каналов, выходы Меньшеравно схем сравнения первого и вто рого каналов подключены соответственно к первому и второму входам первого элемента И первого канала, выходы Больше схем сравнения второго и третьего каналов подключены соответ ственно к первым входам первых элементов И второго и третьего ’каналов, выход. ’^Меньше-равно схемы сравнения третьего канала подключен к второму входу первого элемента И второго кана-50 ла, выход Больше схемы сравнения первого канала подключен к второму входу первого элемента И третьего канала, первый вход синхронизации устройства подключен к первым синхронизи-55 рующим входам первого и второго блоков регистров и накапливающих сумматоров всех каналов, второй вход синхрони ходам соответствующих схем сравнения о группы и соединены с соответствующими управляющими входами первого и второго блоков регистров, выходы второго блока регистров соединены с вторыми входами соответствующих схем сравнения· группы, выход первого элемента И в каждом канале соединен с управляющим входом блока элементов И своего канала, выход накапливающего сумматора третьего канала соединен с вторыми входами схем сравнения первого и третьего каналов, отличающеес я тем, что, с целью оптимизации процесса распределения за счет учета разности между ожидаемым и реальным временем решения задач, в каждый канал введены счетчик, второй коммутатор, второй элемент ИЛИ, третий элемент И и элемент задержки, вход которого соединен с первым управляющим входом второго коммутатора и с выходом второ го элемента И своего канала, выход элемента задержки соединен с входом разрешения записи счетчика, информаци онный вход которого подключен к выходу первого коммутатора, выход счетчика соединен с первой группой информационных входов второго коммутатора· и входами второго элемента ИЛИ, выход которого подключен к первому входу ⁷ третьего элемента II, второй вход которого соединен с вторым управляющим входом накапливающего сумматора и подключен к второму входу синхронизации устройства, выход третьего элемента И соединен со счетным входом счетчика, вторым управляющим входом второго коммутатора и является одним

   771 3 из входов второй группы информационных входов второго коммутатора, на остальные входы второй группы информационных входов которого подается логический ноль,_выход второго коммутатора подключен к вычитающему входу накапливающего сумматора.