JPS5885590A - フイルム基板構造 - Google Patents
フイルム基板構造Info
- Publication number
- JPS5885590A JPS5885590A JP56184894A JP18489481A JPS5885590A JP S5885590 A JPS5885590 A JP S5885590A JP 56184894 A JP56184894 A JP 56184894A JP 18489481 A JP18489481 A JP 18489481A JP S5885590 A JPS5885590 A JP S5885590A
- Authority
- JP
- Japan
- Prior art keywords
- film substrate
- substrate structure
- film
- copper foil
- foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフィルム基板構造に関する。
従来のフィルム基板構造として良く知られているものは
第１図≦二示す如く、ポリイミド，ポリアシドイミド等
の耐熱性プラスチック層（１）の両面に接着剤（２）で
銅箔＋３１を貼着したものである．、貼るフイルムリー
ト゜構ａはフレキシブル回路基板として多くの電子張器
の回路基板として用いられ．フィルムキャリア方式《二
よる晴産性を最大の特徴としている。
第１図≦二示す如く、ポリイミド，ポリアシドイミド等
の耐熱性プラスチック層（１）の両面に接着剤（２）で
銅箔＋３１を貼着したものである．、貼るフイルムリー
ト゜構ａはフレキシブル回路基板として多くの電子張器
の回路基板として用いられ．フィルムキャリア方式《二
よる晴産性を最大の特徴としている。
しかしながら断るポリイミド゛等を用いたフィルム基板
構造が一般に普績しｒｃいのは一銅箔１３１の交将をす
るポリイミド等のプラスチック層（１）がきわめて高価
，μＤち１ｍ２当り約１万円であるためである。
構造が一般に普績しｒｃいのは一銅箔１３１の交将をす
るポリイミド等のプラスチック層（１）がきわめて高価
，μＤち１ｍ２当り約１万円であるためである。
本発明は断点《１檻みてなされ．ｌＩｉ！みて安価なフ
ィルム基板構造を実現することを目的としている。
ィルム基板構造を実現することを目的としている。
以−ドに弟２図および弟５図を参照して本発明の一実施
例を詳述する。
例を詳述する。
本発明（１依るフィルム基板構造は弟２図に示す如く、
二枚の銅箔（１１１ｆｌ２を文持用金回箔０３の両■に
熱硬化性制帽の接着剤［１４１で接着して形成される。
二枚の銅箔（１１１ｆｌ２を文持用金回箔０３の両■に
熱硬化性制帽の接着剤［１４１で接着して形成される。
二枚の銅箔ＩＤＧ３はプリント基板等に用いられる約３
５μ厚の銅箔を用い、銅箔（１１１拐の片面には一面に
エポキシ樹脂等の熱を更化性樹指から成る接着剤Ｑ４］
を塗布した後に交将用金梢箔Ｇ３の両面にｌｆ着して一
体化してフィルム状Ｃ二するう熱硬化性崩指としては例
えば特公昭５５−２０３９４号公報に記載したものを用
いると艮い。文書用金瞑箔（１３としては５０〜１００
μ厚のアルミニウム箔が安価で適当であるが、銅箔を用
いても良い。二枚の銅箔Ｑ１１ＧＺおよび文書用金属箔
（１３は互いｌ１約１５〜３０μ厚の接着剤（１４Ｊで
電気的に絶縁され、最低でも６００Ｖ、平均では２５０
ＤＶの絶縁耐Ｉモが鵡られる。しかし接着剤圓は曜め
てＲ層であるので、プレス切断をすると切断向で接着剤
ｆ１４１の薄層が破れて短絡する危険がある。
５μ厚の銅箔を用い、銅箔（１１１拐の片面には一面に
エポキシ樹脂等の熱を更化性樹指から成る接着剤Ｑ４］
を塗布した後に交将用金梢箔Ｇ３の両面にｌｆ着して一
体化してフィルム状Ｃ二するう熱硬化性崩指としては例
えば特公昭５５−２０３９４号公報に記載したものを用
いると艮い。文書用金瞑箔（１３としては５０〜１００
μ厚のアルミニウム箔が安価で適当であるが、銅箔を用
いても良い。二枚の銅箔Ｑ１１ＧＺおよび文書用金属箔
（１３は互いｌ１約１５〜３０μ厚の接着剤（１４Ｊで
電気的に絶縁され、最低でも６００Ｖ、平均では２５０
ＤＶの絶縁耐Ｉモが鵡られる。しかし接着剤圓は曜め
てＲ層であるので、プレス切断をすると切断向で接着剤
ｆ１４１の薄層が破れて短絡する危険がある。
断るフィルム基板は所定の巾例えば約５儒巾Ｃ二切…ｒ
して帯状フィルムとして１１１１えば長さ５Ｑｍ単位に
カートリッジに巻き取る、この帯状のフィルム基板Ｏｅ
は第６図に示す如く所望のリードパターン叫を設けない
両端部分に一定聞隔でインデックス孔（１７１に打抜い
て形成し、このインデックス孔０ηを哨１）動ｄ工程で
の位置の割出しやフィルム基板の移送に用いる、 上述したフィルム基りの一方の銅箔ｏ１１は選択的にエ
ツチングして第６図に不一「如＜ −所望のＩＪ−トハ
ターン＋１ｄを形成する。リードパターンｌ］ｆＨ１各
々が電気的（二独立して形１１にされ、具体的＋１；ｒ
半導体素子を載置する固着パッド（ＩＳｌ）とフィルム
基板の両端にＤＩＰ状に配列された外部端子を固着する
電隠（１６２）から固着バット（１６１）の近傍まで延
在される各室［ＩＪ−ド（１６３）より構成されている
。またリードパターンｏｅはエツチングにより形成され
るため不所望の力が加えられず接着剤０４１の薄層を破
って短絡することはない。またリードパターンＧＯハイ
ンデックス孔０７）により割り出される位置に一方の銅
箔ｑｌｌを用いて一定聞隔で１５１ Ｌハものを連続
的に形成してフィルムキャリア方式の生産工程に適応さ
せる。
して帯状フィルムとして１１１１えば長さ５Ｑｍ単位に
カートリッジに巻き取る、この帯状のフィルム基板Ｏｅ
は第６図に示す如く所望のリードパターン叫を設けない
両端部分に一定聞隔でインデックス孔（１７１に打抜い
て形成し、このインデックス孔０ηを哨１）動ｄ工程で
の位置の割出しやフィルム基板の移送に用いる、 上述したフィルム基りの一方の銅箔ｏ１１は選択的にエ
ツチングして第６図に不一「如＜ −所望のＩＪ−トハ
ターン＋１ｄを形成する。リードパターンｌ］ｆＨ１各
々が電気的（二独立して形１１にされ、具体的＋１；ｒ
半導体素子を載置する固着パッド（ＩＳｌ）とフィルム
基板の両端にＤＩＰ状に配列された外部端子を固着する
電隠（１６２）から固着バット（１６１）の近傍まで延
在される各室［ＩＪ−ド（１６３）より構成されている
。またリードパターンｏｅはエツチングにより形成され
るため不所望の力が加えられず接着剤０４１の薄層を破
って短絡することはない。またリードパターンＧＯハイ
ンデックス孔０７）により割り出される位置に一方の銅
箔ｑｌｌを用いて一定聞隔で１５１ Ｌハものを連続
的に形成してフィルムキャリア方式の生産工程に適応さ
せる。
またフィルム基板の他方の銅箔４１２は第４図に示Ｔｌ
ｆｆ１＜固着パッド（１６１）に対応する部分Ｃ二固着
パターン（イ）を設ける。なお多層配線を行う必要があ
る場合は、他方の銅箔０を用いて導電路ｃ２１）を形成
し７反ｋｒ側のリードパターンｄＱとスルホール接続す
る。固着パターン■および導成略ｆ２Ｄはリードパター
ンｕｅと同様にエツチングにより形成される。
ｆｆ１＜固着パッド（１６１）に対応する部分Ｃ二固着
パターン（イ）を設ける。なお多層配線を行う必要があ
る場合は、他方の銅箔０を用いて導電路ｃ２１）を形成
し７反ｋｒ側のリードパターンｄＱとスルホール接続す
る。固着パターン■および導成略ｆ２Ｄはリードパター
ンｕｅと同様にエツチングにより形成される。
断るフィルム基板の二枚の銅箔ｆｌｌ１０３のエツチン
グは両面（二所望の形状にレジストをスクリーン印刷し
た後にｒ＠血エツチング装置内（ニフィルム基板を１牛
続して送り込み、エツチング酸を対向して設けたノズル
から両面に吹き付けて同時にエツチングを行うう 上述の如く両面エツチングにより所定のリードパターン
０Ｑおよび一３％ｌＩＴ］パターンを形成されたフィル
ム基板はカートリッジシニ巻き取られ％七の後カートリ
ッジからインデックス孔Ｇηを用いてコマ送りして供給
され、第５図に示す如く固着パッド（１６１）ｃ半導体
素子の等を固着し半導体素子＋ｎの４１量と対応する磁
極リード（１６３）とをボンディング細線で接続する。
グは両面（二所望の形状にレジストをスクリーン印刷し
た後にｒ＠血エツチング装置内（ニフィルム基板を１牛
続して送り込み、エツチング酸を対向して設けたノズル
から両面に吹き付けて同時にエツチングを行うう 上述の如く両面エツチングにより所定のリードパターン
０Ｑおよび一３％ｌＩＴ］パターンを形成されたフィル
ム基板はカートリッジシニ巻き取られ％七の後カートリ
ッジからインデックス孔Ｇηを用いてコマ送りして供給
され、第５図に示す如く固着パッド（１６１）ｃ半導体
素子の等を固着し半導体素子＋ｎの４１量と対応する磁
極リード（１６３）とをボンディング細線で接続する。
一方固着パターン（イ）にはクリーム状半田をスクリー
ン印刷した後放熱のための良熱伝導性の金属片−を固着
する。
ン印刷した後放熱のための良熱伝導性の金属片−を固着
する。
この際に４版リード（１６３）に通電して半導体素子器
および他の回路素子を含めた全体の回路機能検査を行い
、必要があればファンクショナルトリミングも行える。
および他の回路素子を含めた全体の回路機能検査を行い
、必要があればファンクショナルトリミングも行える。
この検査で所定の回路機能を得られないときは半導体素
子器等を交換して再生するか−あるいはマークを付けて
その後の組立工程を中止して完成品の歩留の向上を図ろ
うこの検査後半導体素子のおよび保護を必要とする回路
素子にはシリコンレンジを塗布して素子およびポンディ
ング細線を保護する。
子器等を交換して再生するか−あるいはマークを付けて
その後の組立工程を中止して完成品の歩留の向上を図ろ
うこの検査後半導体素子のおよび保護を必要とする回路
素子にはシリコンレンジを塗布して素子およびポンディ
ング細線を保護する。
その後フィルム状のままで電１ｉ １１−ド（１６３）
の他端（二外部端子碗を半田付けした後、外部端子（至
）を露出して全体を１指でモールドし、然る後封１）：
ｄ指（至）の端部でフィルム基板０９を切断して第５図
に示す個々のボ成品に分離する。
の他端（二外部端子碗を半田付けした後、外部端子（至
）を露出して全体を１指でモールドし、然る後封１）：
ｄ指（至）の端部でフィルム基板０９を切断して第５図
に示す個々のボ成品に分離する。
以上に詳述した如く本発明に依れば、二枚の銅箔と一枚
の叉将用金属箔によって極めて安価で放熱性の良いフィ
ルム基板構造が実現でき、また銅箔でリードパターンを
多数連続して形成することによりフィルムキャリア方式
を適用して１産牲を得られる。更に従来では不可能とさ
れた″４力消費の大きい回路についてもフィルムキャリ
ア方式を適用でき、電力ｌＩｊ費けに応じた金属片によ
り良好な放熱性も確保できる。
の叉将用金属箔によって極めて安価で放熱性の良いフィ
ルム基板構造が実現でき、また銅箔でリードパターンを
多数連続して形成することによりフィルムキャリア方式
を適用して１産牲を得られる。更に従来では不可能とさ
れた″４力消費の大きい回路についてもフィルムキャリ
ア方式を適用でき、電力ｌＩｊ費けに応じた金属片によ
り良好な放熱性も確保できる。
第１図は従来のポリイミド等の耐熱性プラスチック層を
用いたフィルム基板横向を説明する断面図、第２図は本
発明のフィルム基板構造を示す断ｍ１図、第６図および
第４図は本発明のフィルム基板な用いた半導体装置の組
立方法を説明するＬ面図、第５図は本発明のフィルム基
板を用いた半導体装置の断ｌＩ！、１図である。 主な図番の説明 （ＩＤ（拐はｗ４箔、ａ３は支持用金属箔、（ｌ引ゴ接
揖剤層・（１５１はフィルム基板、００はリードパター
ン、０７Ｉはインデックス孔、１％は半導体素子、θは
金属片・＠は外部端子である。 出願人 三洋電機株式会社外１名４’＜０、ｔ。
用いたフィルム基板横向を説明する断面図、第２図は本
発明のフィルム基板構造を示す断ｍ１図、第６図および
第４図は本発明のフィルム基板な用いた半導体装置の組
立方法を説明するＬ面図、第５図は本発明のフィルム基
板を用いた半導体装置の断ｌＩ！、１図である。 主な図番の説明 （ＩＤ（拐はｗ４箔、ａ３は支持用金属箔、（ｌ引ゴ接
揖剤層・（１５１はフィルム基板、００はリードパター
ン、０７Ｉはインデックス孔、１％は半導体素子、θは
金属片・＠は外部端子である。 出願人 三洋電機株式会社外１名４’＜０、ｔ。
Claims (1)
- （１） 二枚の銅箔を熱硬化性圏指で文持用金鹿箔の
両面シニ接着してフィルム状とし、少くとも一方の銅箔
をエラキングして所望の導電パターンを形成することを
特徴とするフィルム基板構造う（２）特許請求の範囲第
１項に於いて、前記導電パターンを一定聞隔で形成する
ことを特徴とするフィルム基板構造。 ｛３｝ 特許請求の範囲第１項《：於いて，他方の銅
箔をエツチングして金属片の固着パターンを形成するこ
とを特徴とするフィルム基板構造。 《４）特許請求の範囲第１項Ｃ二於いて一他方の銅箔を
エツチングして多層配線のための導電路を形成すること
を特徴とするフィルム基板構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184894A JPS5885590A (ja) | 1981-11-17 | 1981-11-17 | フイルム基板構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184894A JPS5885590A (ja) | 1981-11-17 | 1981-11-17 | フイルム基板構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5885590A true JPS5885590A (ja) | 1983-05-21 |
| JPS6362918B2 JPS6362918B2 (ja) | 1988-12-05 |
Family
ID=16161175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184894A Granted JPS5885590A (ja) | 1981-11-17 | 1981-11-17 | フイルム基板構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885590A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513376A (ja) * | 1974-06-29 | 1976-01-12 | Ebara Infilco | |
| JPS51145857A (en) * | 1975-06-11 | 1976-12-15 | Citizen Watch Co Ltd | Timekeeper substrate |
| JPS558777A (en) * | 1978-07-06 | 1980-01-22 | Terada Keori Kk | Preparation of lap blanket |
| JPS5553477A (en) * | 1978-10-13 | 1980-04-18 | Matsushita Electric Ind Co Ltd | Electronic circuit device and method of manufacturing same |
-
1981
- 1981-11-17 JP JP56184894A patent/JPS5885590A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513376A (ja) * | 1974-06-29 | 1976-01-12 | Ebara Infilco | |
| JPS51145857A (en) * | 1975-06-11 | 1976-12-15 | Citizen Watch Co Ltd | Timekeeper substrate |
| JPS558777A (en) * | 1978-07-06 | 1980-01-22 | Terada Keori Kk | Preparation of lap blanket |
| JPS5553477A (en) * | 1978-10-13 | 1980-04-18 | Matsushita Electric Ind Co Ltd | Electronic circuit device and method of manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6362918B2 (ja) | 1988-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078097A (en) | Lead frame | |
| JP2001345414A (ja) | リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US4621278A (en) | Composite film, semiconductor device employing the same and method of manufacturing | |
| JP2001188891A (ja) | 非接触型ｉｃカード | |
| JP3482850B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JPS5885590A (ja) | フイルム基板構造 | |
| JP2740977B2 (ja) | 半導体装置 | |
| JPS5830189A (ja) | 微小回路素子の製造法 | |
| GB2093401A (en) | Composite film | |
| JP2541494B2 (ja) | 半導体装置 | |
| JP2654032B2 (ja) | 半導体ｉｃ装置の製造方法 | |
| JPH0653383A (ja) | 半導体素子搭載用基板の製造方法 | |
| JPS6256656B2 (ja) | ||
| JP2784209B2 (ja) | 半導体装置 | |
| JPH05235498A (ja) | 突起電極付プリント回路基板および接合方法 | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPH0442938Y2 (ja) | ||
| JPH0476210B2 (ja) | ||
| JPS6220694B2 (ja) | ||
| JPS6155247B2 (ja) | ||
| JPS6152977B2 (ja) | ||
| JPH0519974Y2 (ja) | ||
| JPH0225245Y2 (ja) | ||
| JPS6045089A (ja) | 回路配線用基板 |