JPS5885178A

JPS5885178A - Ｉｃテスト方式

Info

Publication number: JPS5885178A
Application number: JP56183106A
Authority: JP
Inventors: Shigeo Kamiya; 神谷　茂雄
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-11-17
Filing date: 1981-11-17
Publication date: 1983-05-21
Also published as: JPH0226748B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野この発＃１４は、ＩＣのＩ！ａ虐機能のテストを容易に
おこなえるＩＣテスト方式に関する。

発明の技術的背型とその間趙点従来では、ＩＣのテストには、Ｄ、Ｃ特性、Ａ。

Ｃ特性、論理機能のテストがありＩＣテスタを用いてテ
ストしていた。これら、ＩＣのテストのうち、論理機能
のテストは入力端子からテストパターンを入力し、ＩＣ
内部の回路を動作させ、その結果として得られた出力端
子からの出カバターンを検査し、それが、あらかじめ予
想された正しい出カバターンと一致するか否かによりテ
ストしていた。この方法によれば、被テストＩＣ（２）
鍮ｊｆ！機能が組合せ回路だけの場合は入力端子に入力
させるテストパターンに任意のパターンを選べるため容
易にテストがおこなえた。しかし、順序回路の場合は、
テスト結果の出カバターンが入力端子に入力させるパタ
ーンだけでなく、ＩＣ内部のフリップフロップの出カバ
ターンにも依存し、このフリップフロップに入力端子か
ら直接任意のパターンを入力することが困難なためテス
トは容易ではなかった。そこで、従来から、これを改善
する方法としてＩＣ内部の全部のフリップフロップを直
列に接続して、シフトレジスタとし、かつシフトレジス
タとして動作させるクロックと、シフトインするための
入力端子と、シフトアウトするための出力４子とシフト
レジスタにするか否か、言い換えればテストをするか否
かの端子を追加して、外部から直接内部のフリップフロ
ップに任意のパターンをセットできるようにしてＩＣを
テストするＩＣテスト方式もおこなわれていた。しかし
、このシフトレジスタにする方式もテストパターンを外
部から全部のフリップフロップに直列にｌｂｔずつ送っ
てセットするため、テスト時間が大幅にかかるという欠
点を持っていた。

さらに、テスト専用に端子を３〜４４子追加しなければ
ならないという欠点を持っていた。

さらにＩＣテスタを用いてテストする場合は、ＩＣの全
部の入出力端子とＩＣテスタとを−で接続し、ＩＣテス
タがテストパターンをＩＣに入力させ、ＩＣの出カバタ
ーンをＩＣテスタが読み取り検査するので、同時に１個
のＩＣしかテストできなかった。また、ＩＣの集積度が
増加すると入出力端子の数も増加し、テストパターンや
出カバターンも増加するため、ＩＣテスタ儒に要求され
る４！！ｋｗＡも高いもＯが要求され、ＩＣテスタが高
価になるという問題点が生じた。

発明の目的この発明の間約は順序回路のＩＣＣ）論理機能のテスト
を高速かつ容、易におこなえるＩＣテスト方式を提供す
ることにある。

こＯ発明の他の目的はテスト専用の端子の増加が少なく
て済むＩＣテスト方式を提供することにある・この発明の他の目的は、簡単なＩＣテスタを用いてテス
トをで會るＩＣテスト方式を提供することにある。

発明のｗｔ要本発明はＩＣ内部にテストパターンを書き込んだ１１１
１（ＤＩ！み出し専用メモリとテスト結果の正しい出カ
バターンを書き込んだｉｓ２の読み出し専用メモリと、
テスト結果が正しいか否かを判定する一１ｋ回路をもう
け、ＩＣのテストをする時は前記テストパターンを用い
てテストし、前記−欽１ｇ１ＩＩＩＩの出力を検査して
ＩＣの論理機能の故障の有無を調べるＩＣテスト方式で
ある。

発明の実施例本発明の実施例を図面を参照しながら説明する。

第１図において、ｌは本発明によるＩＣ’の全体である
。２はＩＣの動作の論理を決める組合せ回路である。３
はフリップフロップでクロック端子１３より入力された
クロックＥこより動作する。４はＩＣＩの論理機能をテ
ストするテストパターンをあらかじめ製造段階で書き込
んだ萬１の読み出し専用メモリ（ＲＯＭ　；　Ｒｅａｃ
ｌ　０ｎｌｙ　Ｍｅｗｏｖｙ　）であり、切はその出力
ポートである。出力ボート切外部パターン出力４１とフ
リップフロップパターン出力４２の２ボートある。

５は、正しいテスト結果の出カバターンをあらかじめ製
造段階で書き込んだＩｓ２の読み出し専用メモリ（ＲＯ
Ｍ）であり出力は正解外部パターン出力５１と正解フリ
ップフロップパターン出力５２の２ポートある。６は第
１のＲＯＭ５ｇよび第２のＲＯＭ８に番地を供給するア
ドレスカウンタで、クロツク１子口から入力したクロッ
クによりｌずつカウントアツプする、９はＩＣの外部か
らの入力端子、１０は外部への出力端子である。１１は
ＩＣをテストする時、それに応じた制御信号を出力する
テスト制御回路である。１２はテスト端子であり、ＩＣ
１はこの端子にパルスが外部から入力されるとテストを
開始する。１３はクロック端子で、あり、クロックを入
力する端子である。１４は一致端子でありテストした結
果を出力する端子である。加は組合せ回路２への入力部
であり、外部人力２１とフリップフロップ入力部の２ボ
ートある。通常（テストをおこなっていない時）は、外
部人力２１は入力端子９から入力し、フリップフロップ
入力２２はフリップフロップ３から入力している。一方
、テスト時は外部入力ｍはａｌｌ（０８０Ｍ４の外部パ
ターン出力４１から入力し、フリップフロップ人力ｎは
第１のＲＯＭ４のフリップフロップパターン出力部から
入力する。この切り換えをマルチプレクサ８でおこなう
。このうち、８１は入力１子９と外部パターン出力４１
との切り換えを、８２４’；Ａ）１ノ′ノブフロツプ３
の出力と、フリップフロップパターン出力部との切り換
えをＳこなう。２５は組合せ回路２の出力部であり、出
力１子１０に出力する外部用カッとフリップフロップ３
へ送るフリップフロップ出力あとで構成している。外部
出力るはさらに４１の一致回路７１の片方の入力とも接
続している。

−万１フリップフロップ出力２４は、フリ゛７プフロツ
プ３の入力に接続している。７１は外部出力乙の出カバ
ターンと、正解外部パターン出力５１の出カバターンと
が一致しているか否かを調べるｇｔの一致回路である。

７２はフリップフロップ３の出カバターンと正解フリッ
プフロップパターン出力５２の出カバターンとが一致し
でいるか否かを調べる第２の一致回路である。７３はＷ
４１の一致回路７１とｓ２の一致回路７２とで共に一致
した時のみ、それを出力するＡＮＤ回路である。ＡＮＤ
７３の出力は一致端子１４に接続している。

次にテスト方式について説明する。

被テストＩＣはＩＣテスタによりテストされるものとす
る。

ＩＣテスタはテストを開始させるため、テスト端子１２
にパルスを送る。テスト制御回路１１はこれに応じてＩ
Ｃのテストができるように準備する。

つまり、アドレスカウンタ６をテスト開始番地１例えば
Ｏ番地ｌくセットし、フリップフロップ３をクリアし、
マルチプレクサ８の選択をｌｓｌのＲＯＭ４の出力側に
する。この結果、岨合せ回路２０人力である外部入力２
１およびフリップフロップ入力ｎは、入力端子９および
ブリップフロップ３の出力の替りにｔＩｓｌのＲＯＭ４
の出力４０側に向く。

これにより、テストが開始される。まず、−喬ＷＪｏ、
テストパターンが第１ｏＲＯＭ４から読み出され、マル
チプレクサ８を通して組合せ回路２に入力する。この入
力したテストパターンによるテスト結果のうち、外部出
力おからの出力、ｆターンはｊＩｌの一致回路７１に送
られ譲２のＲＯＭ５の正解外部パターン出力５１の出力
、Ｎ１１ターンと一致しているかが調べられる。もし、
一致して、０れ（ｆ第１の一致回路７１の出力は１＃こ
なる。一方、テスト開始のパルスをこよりクリアされた
フリツブフロブ３と第２のＲＯＭ５の正解フリップフロ
ップ、Ｎ６ターン出力５２の出カバターン（この場合は
０）とが第２の一致回路７２に送られ、一致しているか
否かが調べられる。もし一致していれば第２の一致回路
７２の出力はｌとなりＡＮＤ７３の出力は工となる。そ
の結果、一致端子２４は１となりＩＣテスタに送られる
。ＩＣテスタ側は一致１子１４の値を監視していて、そ
れが０のままだと故障が有ると判断し、テスト管中止し
て次のＩＣのテスト番こ移る。

もし、ｌになればＩＣテスタはそこまでは故障が無いと
判断してクロック端子１３にクロックを一発送り、次に
進める。被テストＩＣ１はクロ゛ツクが人って来ると、
前回の一番目のテストパター７番こよって生じたフリッ
プフロップ出力別の出力ノマターンに応じた値を７リツ
プフロツプ３にセ゛ノドすると共に、アドレスカウンタ
６の値をひとつカウントアツプする。カウントアツプの
結果、箒ｌのＲＯＭ４の出力部は２４目のテスト、ｓ１
１ターンを出力することになり第２のＲＯＭ５の出力５
０Ｇ１正しいテスト結果のパターンを出力することにな
る。

故障の有無の検査は前と同様におこなわれる。即ち、第
１の一致回路７１で外部出力るの出カバターンの検査が
、＄１２の一致回路７２でフリップフロップ３の出カバ
ターンが検査される。ここで、フリップフロップ３の出
カバターンを検査することにより−、フリップフロップ
３自体の動作機能の検査だけでなく、前回の一番目のテ
ストパターンによるフリップフロップ出力あの出カバタ
ーンの検査を同時におこなっている。というのは、もし
フリップフロップ出カスの出カバターンが誤まっていれ
ば、フリップフロップ３に・は誤まった値がセットされ
るはずだからであ今。つまり、第２の一致回路７２でお
こなう検査は、フリップフロップ３の動作機能の検査だ
けでなく、フリップフロップ出カス偶にあられれる出カ
バターンをも検査している。

この時点で一番目および二番目のテストパターンによる
４外部出力乙の出力結果と、−書目のテストパターンに
よるフリップフロップ出カスの出力終了したことになる
。

以上の作業を繰返して８こなう。そして最後のテストパ
ターンが終ｒしても、−＊４子１４の出カ状膳をＩＣテ
スターで監視しても異常が無ければ、そのＩＣは嵐品と
判断される。

発明の幼果以上述べた様に本発明によれば、ＩＣテスタは被テスト
ＩＣに対して、テストの開始をうながすパルスをテスト
端子球に入力してやれば後は、クロック端子１３にクロ
ックを入力し、一致層子１４の出力をｖＬａしていれば
良いので、テストが容易にＪこなえる。さらに、端子と
の接続数が少なく、かつ、その端子の制御も簡単なので
、同時に複数１ＦｊＡのテストも可能である。ひとつの
クロックでひとつのテストパターンをテストできるので
高速にテストができる。また、被テストＩＣに対する信
号の制御が簡単なので、ＩＣテスタを用いなくても簡単
な回路でテストできる。従って、システムに組み込んだ
後も、テスト用の回路を追加して、砿テストＩＣがスタ
ンバイになった時あるいは始動時にテストすることもで
きる。これにより、システムの信頼度が増すという特徴
をもっている。

また、テスト用の入出力端子の追加はテスト膚子１２と
一致端子ｌ＜ｏｚｐｉｕで済むという利点もある。

【図面の簡単な説明】

第１図は本発明ｔこよる被テストＩＣのブロック図であ
る。ｌ・・・被テス）ＩＣの全体　　２・・・組合せ回路３
・・・フリップフロップ　　　４・・・ｌｓｌのＲＯＭ
器・・・第２のＲＯＭ代理人　弁理士　　則近麿佑（は力２１名）第　１　区

Claims

【特許請求の範囲】組合せ回路と外部からのクロックで動作するフリップフ
ロップと、外部からの入力端子と外部への出力端子とから成り、前記入力喝子右よび前記フリップフロップにテストパタ
ーンを入力し、前記テストパターンに応答した前記外部端子へ０ｊｌｌ
ｌｌｌの出カバターンと、前記クロックを入力して、前記フリップフロップ−ζ取
り込んた後の７リツプフロツプからの１ＩＩ２０出カバ
ターンとを検査して論ｆｆ１機能のテストを右ζなうＩ
Ｃ□テスト方式において、前記ＩＣ内部に、前記テストパターンをあらかじめ書き
込んだｊｌｌＯｉｌｍみ出し専用メモリと、前記テスト
パターンに応答して、前記出力端子および前記フリップ
フロップの出力にあられれた＊ｌｉ５よびｌｓ２の出カ
バターンの正解をあらかじめ書き込んだ第２の読み出し
専用メモ！Ｊ（ＲＯＭ）と、前記フリップフロップおよび＃配出カ１子と前記１Ｉ４
２のｆＬＯＭの出力との一致を調べる一致回路と、前記一致回路の出力を前記ＩＣの外部に出力させる一致
端子とをもうけ前記ＩＣの論理機能のテストをする時はｊ［ｌＥｌのｋ
ＬＯＭに書き込まれた前記テストパターンを用い、前記一致端子にあられれたテスト結果を検査して、テストをおこなうことを特徴とするＩＣテスト方式。