JPS5880835A - 高融点金属シリサイドの形成方法 - Google Patents

高融点金属シリサイドの形成方法

Info

Publication number
JPS5880835A
JPS5880835A JP17833881A JP17833881A JPS5880835A JP S5880835 A JPS5880835 A JP S5880835A JP 17833881 A JP17833881 A JP 17833881A JP 17833881 A JP17833881 A JP 17833881A JP S5880835 A JPS5880835 A JP S5880835A
Authority
JP
Japan
Prior art keywords
sputtering
shutter
substrate
melting point
mosi2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17833881A
Other languages
English (en)
Inventor
Yoshiya Ueda
上田 芳弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP17833881A priority Critical patent/JPS5880835A/ja
Publication of JPS5880835A publication Critical patent/JPS5880835A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は高融点金属7リサイドの形成方法6二関する
半導体装置の被細化、高速化の要求が高まり、その配線
材料やゲート電極材料し高融点金属シリサイド(以降M
−81と略称する)の応用が検討されている。半導体装
置1用いられるM−al l”l一対しては、低い抵抗
値で69、かつ薄膜自体のストレスが低いことが要求さ
れている。
従来、半導体装置ζ二用いられるM−8l薄膜は、シリ
コン基板上またはシリコン基板上の酸化シリコン膜上幅
=真空蒸着またはスパッタリングにより形成されていた
。しかし、膜上の如く形成されたM−8i薄膜は膜自体
のストレスが大きく、半導体装置の製造工程で、この罠
が形成される下地との間(二しばしば剥れを生ずるとい
う重大な欠点があった。
この発明は膜上の従来の欠点を改良するためのM−8i
薄襖の形成方法を提供する。
この発明の方法は、気密容器−二その容器内の雰囲気を
検出するガス分析装置を設けておき、蒸着またはスパッ
タリングを開始した初期にはシャッタを閉じ、ガス分析
装置が検出するガス圧が所定値纏二達したときシャッタ
を開き半導体基板(二対しM−8t膜被着を施すもので
参る。
以下シー1実施例(二つき詳細に説明する。M−8tが
一例のモリブデンシリサイドMo Si 2を真空中で
スパッタリングC二より形成する場合、il1図仁示す
装置を用いる。図において、(1)は気密容器で真空ポ
ンプ(2)に接続され容器内は真空1二される。(,3
)はMo S i2ターゲット、(4)は基板支持台(
5)に支持されたシリコン基板でその間ζニシャッタ(
6)が設けられている。また、気密容器内の残留ガスを
検出分析する残留ガス分析器(7)、例えばオージェ電
子分光分析装置が接続されている。
膜上の装置(二より次のようにスパッタリングが行なわ
れる。基板支持台(5)(二表面感=鹸化シリコン膜が
形成されたシリコン基板(4)をセットし、Mo5iz
ターゲツト(3)と対向させる0次に気密容器(1)内
を真空艦ニしたのち、アルゴンガスな3xlO)−ル程
度導入する。なお、(8)はガス導入口である。次にシ
ャッタ(6)を閉じてMo3ixターゲツトとシリコン
基板(二電圧を印加しスパッタリングをはじめる。
この後、残留ガス分析器でターゲット表面から放出され
たガスを調べて、窒素、炭素、酸素、および水であるこ
とが判明した。また、上述のガスの成分のスペクトル信
号はスパッタリング開始後ある時間(1実施例の装置で
は約4分間)経過すればほぼノイズレベルまで低減する
ことが判明した。
そこで1実施例はスパッタリングを開始して約4分間経
過したときシャッタを開き、シリコン基板鴫二対するス
パッタリングζ:移J) Mo8i*薄膜を堆積させる
ものである。そして所望量のスパッタリング堆積量に達
すれば停止する。
膜上の形成方法によるMoSi2薄膜のストレスを測定
した値を第2図に従来のものと比較して示す。
すなわち、この発@(二よるものがx印、従来のものが
Q印で、縦軸の示すストレス値で約Hに低減をみている
。これはSi図(=よって示されるよう(二、Mo S
ix腹の膜厚方向に窒累量を示す信号強度のA−1炭素
量を示す信号強度OB、[1を従来の窒素適を示すに絨
、従来の炭素量を示すy線を夫々対応して比較すること
感=よって確認できる。上記オージェ電子分光分析の結
果からして本発明ζ二かかるMoSix膜は不純愉元掌
をほとんど貴んでいないといえる。すなわち、Mari
t膜自体のストレスを低減させる要因であること、が確
−されたこと(二なる。また、その後の半導体装置の製
造工程、例えば熱酸化、蝕刻工程等ζ二おいても安定で
あり、かつ半導体装置6二要求される条件を充分満たし
ている。
【図面の簡単な説明】
第1図は1実施例のスパッタリング装置の断面図、第2
図はMo5it &のストレスを示す線図、第3図はM
o S it層膜中不純物元素の含有量を示す分光分析
結果の線図である。 1     真空容器 3     1vloSi2ターゲツト5     シ
リコン基板支持台 6     シャッタ 7     残留ガス分析装置(オージェ電子分光分析
器ン 代理人 ・弁理士  井 上 −男 faI図 昭和  年  月  日 6゜ 特許庁長官島田番樹殿 1、 事件の表示 昭和56年特許願第1783:18号 2、発明の名称 ^融点金属シリチイドの形成方法 3、補正をする者 事件との関係  特許出願人 (307)東京芝浦電気株式会社 4、代理人 〒144 東京都大田区H田4丁目41番11号 第−津野田ビル、。 弁上特許事務所内 補正の対象 明細−の発明の詳細な説明の欄 補正の内容 明細書の第3頁第9行目から第10行目にかかる「オー
ジェ電子分光分析装置」をr4m極型質量分析器など」
に補正する。 以上 ば 133−

Claims (1)

    【特許請求の範囲】
  1. 気密容器内にシャッタを介して高融点金属シリサイドの
    ターゲットと半導体基板とを対向させて ・真空雰囲気
    とし、蒸着またはスパッタリングを施す高融点金属シリ
    サイドの薄膜を形成する方法において、気密容器(=そ
    の容器内の雰囲気を検出するガス分析装置を設けておき
    、蒸着またはスパッタリングを開始した初期懺;はシャ
    ッタを閉じ、ガス分析装置が検出するガス圧力が所定値
    (−達したときシャッタを開き半導体基板(二対し高融
    点金属シリサイド膜被着を施す高融点金属シリサイドの
    形成方法。
JP17833881A 1981-11-09 1981-11-09 高融点金属シリサイドの形成方法 Pending JPS5880835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17833881A JPS5880835A (ja) 1981-11-09 1981-11-09 高融点金属シリサイドの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17833881A JPS5880835A (ja) 1981-11-09 1981-11-09 高融点金属シリサイドの形成方法

Publications (1)

Publication Number Publication Date
JPS5880835A true JPS5880835A (ja) 1983-05-16

Family

ID=16046738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17833881A Pending JPS5880835A (ja) 1981-11-09 1981-11-09 高融点金属シリサイドの形成方法

Country Status (1)

Country Link
JP (1) JPS5880835A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6176664A (ja) * 1984-09-05 1986-04-19 Hitachi Metals Ltd スパツタリング装置用タ−ゲツト及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6176664A (ja) * 1984-09-05 1986-04-19 Hitachi Metals Ltd スパツタリング装置用タ−ゲツト及びその製造方法
JPH0360914B2 (ja) * 1984-09-05 1991-09-18 Hitachi Metals Ltd

Similar Documents

Publication Publication Date Title
TWI397125B (zh) 半導體裝置的製造方法
JPH0819516B2 (ja) 薄膜状のアルファTaを形成するための方法および構造
JPH0677216A (ja) 蒸着薄膜の障壁特性を高めるプラズマアニーリング法
Thuillard et al. Al3Ti formation by diffusion of aluminum through titanium
JPS5880835A (ja) 高融点金属シリサイドの形成方法
KR900000300B1 (ko) 금속엷은 막의 형성방법 및 그 형성장치
JPH03243770A (ja) 複合部材およびその製造方法
JPH03135018A (ja) 半導体装置の製造方法およびその装置
JPH10189489A (ja) Cvd成膜方法
JPS6376321A (ja) 半導体装置の製造方法
JP3989083B2 (ja) 真空容器
JPH11345772A (ja) 化学気相蒸着装置および半導体装置の汚染防止方法
JPH025521A (ja) 半導体装置の製造方法
JPH0414493B2 (ja)
JP2795691B2 (ja) 半導体装置の製造方法
Merchant et al. Interface stability in the Ni-Cr-AI system: Part II. morphological stability of β-Ni5OAI vs γ-Ni40Cr diffusion couple interfaces at 1150° C
JP3029953B2 (ja) 半導体ウェーハの熱処理装置
JPS62247064A (ja) 金属被膜の成長方法
JPS6091631A (ja) 半導体装置の製造方法
Abermann In situ investigation of the stress evolution during deposition of Ti/Al-multi layer films as a function of layer thickness and substrate temperature.
JPH07114202B2 (ja) 金属シリサイド配線の形成方法
JPH05171471A (ja) 3d遷移金属を含む物質のエッチング方法
JP4522569B2 (ja) 熱処理方法
JPS61147871A (ja) 真空蒸着装置
US20050178328A1 (en) Film forming method and film forming apparatus