JPS5879340A - 発振器の同期方式 - Google Patents
発振器の同期方式Info
- Publication number
- JPS5879340A JPS5879340A JP57097480A JP9748082A JPS5879340A JP S5879340 A JPS5879340 A JP S5879340A JP 57097480 A JP57097480 A JP 57097480A JP 9748082 A JP9748082 A JP 9748082A JP S5879340 A JPS5879340 A JP S5879340A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- phase
- signal
- terminal station
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 24
- 230000007423 decrease Effects 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000001934 delay Effects 0.000 abstract description 2
- 230000004048 modification Effects 0.000 abstract 1
- 238000012986 modification Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 19
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0676—Mutual
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Glass Compositions (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Supporting Of Heads In Record-Carrier Devices (AREA)
- Optical Communication System (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野］
本発明は、多数の発振器の位相を同期させる方式に関す
る。特に、通信網の複数の端局に設けら−れるクロック
信号を同期させるために適する発振器の同期方式に関す
る。
る。特に、通信網の複数の端局に設けら−れるクロック
信号を同期させるために適する発振器の同期方式に関す
る。
発振器の同期を必要とする方式は大きく二つに大別でき
る。その第一は、複数の発振器が相互に遠方にあって、
それぞれ独立の非冗長機能を備えたものである。このよ
うな同期方式は、例えば航行方式に広く実用化されてい
る。その第二は、複数の発振器はごく近傍にあり、複数
の発振器は相互にその信頼性を高めるように作用させる
ものである。
る。その第一は、複数の発振器が相互に遠方にあって、
それぞれ独立の非冗長機能を備えたものである。このよ
うな同期方式は、例えば航行方式に広く実用化されてい
る。その第二は、複数の発振器はごく近傍にあり、複数
の発振器は相互にその信頼性を高めるように作用させる
ものである。
本発明は、そのいずれにも適用することができる。
上記二つの方式においても、複数の発振器のうちの１個
をマスクとし、他の発振器をスレーブとしてこのマスク
に各スレーブが位相同期するように構成されている。し
かし、このスレーブとなる発振器はその動作中は常にマ
スクとなる発振器に従属しているので、多方面の応用分
野においてこれが欠点となって現れる。
をマスクとし、他の発振器をスレーブとしてこのマスク
に各スレーブが位相同期するように構成されている。し
かし、このスレーブとなる発振器はその動作中は常にマ
スクとなる発振器に従属しているので、多方面の応用分
野においてこれが欠点となって現れる。
特にこの欠点は、上記第二の方式で大きい問題となる。
すなわち、もし所望の信頼度を達成しようとすれば、マ
スクとなる発振器が故障したときに、スレーブとなって
いた発振器が何らかの形で同期をとる必要方ある。この
欠点は、自動交換網においてクロックを同期させるため
に弊害となっている。
スクとなる発振器が故障したときに、スレーブとなって
いた発振器が何らかの形で同期をとる必要方ある。この
欠点は、自動交換網においてクロックを同期させるため
に弊害となっている。
マスク発振器の＆！［ｌｌに対処するために、マスク発
振器とスレーブ発振器との同期をいわゆるハイアラーキ
の構成にすることが行われている。この場合には、１個
の発振器が故障すれば常にそのハイアラーキにおける最
上位の発振器がマスクとなる。この方式では、故障を検
出する方法と切り換えの方法とが、システムの信頼性を
決めるきわめて重要な要素となる。
振器とスレーブ発振器との同期をいわゆるハイアラーキ
の構成にすることが行われている。この場合には、１個
の発振器が故障すれば常にそのハイアラーキにおける最
上位の発振器がマスクとなる。この方式では、故障を検
出する方法と切り換えの方法とが、システムの信頼性を
決めるきわめて重要な要素となる。
このような、ハイアラーキの構成をとる技術の一例につ
いては、米国特許第３．９４２．１１５号に詳しい記載
がある。
いては、米国特許第３．９４２．１１５号に詳しい記載
がある。
また従来技術の一つとして、いわゆるｉ互同期方式が知
られている。これは、例えば ＢＳＴＪ、１９６６年１２月号、１６８９頁〜１７ｏ５
頁、ＩＪＩ？５ｌｌＯ，ＫＡＳＲＡＦＩｌｊに記載され
た技術であって、自端局の発振器の出力の位相と遠方か
ら通信伝送路を介して伝送される同期信号の位相とを比
較して、自端局の発振器の周波数を制御するものである
。
られている。これは、例えば ＢＳＴＪ、１９６６年１２月号、１６８９頁〜１７ｏ５
頁、ＩＪＩ？５ｌｌＯ，ＫＡＳＲＡＦＩｌｊに記載され
た技術であって、自端局の発振器の出力の位相と遠方か
ら通信伝送路を介して伝送される同期信号の位相とを比
較して、自端局の発振器の周波数を制御するものである
。
またその他の従来技術として、多数決法が知られている
。これは、 ＰＲＯＣ，Ｉｆ！Ｉ！１！ ： ＶＯＬ ６６ ＮＯ
１０，１９７８年１０月号、１２２５頁、 １２３１頁
〜１２３２頁、ＨＯＰｉ［ＩＮＳ他に記載がある。この
技術は発振器の監視回路が他の発振器の出力を監視して
、全発振器を同期させるものである。この同期は多数の
発振器に従って行われる。
。これは、 ＰＲＯＣ，Ｉｆ！Ｉ！１！ ： ＶＯＬ ６６ ＮＯ
１０，１９７８年１０月号、１２２５頁、 １２３１頁
〜１２３２頁、ＨＯＰｉ［ＩＮＳ他に記載がある。この
技術は発振器の監視回路が他の発振器の出力を監視して
、全発振器を同期させるものである。この同期は多数の
発振器に従って行われる。
ハイアラーキをとらない方式として、限定的なものであ
るが、米国特許第３．６６２．２７７号に記載の技術が
知られている。
るが、米国特許第３．６６２．２７７号に記載の技術が
知られている。
第１図はこの米国特許第３．６６２．２７７号に記載の
技術に関連するものであって、３１−の発振器ＡＢＣは
それぞれ制御手段により出回線および大回線が相互に接
続されていて、１個が故障しても同期状態がくずれるこ
とはない。
技術に関連するものであって、３１−の発振器ＡＢＣは
それぞれ制御手段により出回線および大回線が相互に接
続されていて、１個が故障しても同期状態がくずれるこ
とはない。
第２図は３個の発振器を相互に結合する方法を示す図で
、ある。実線で示す一つの結合回線は同期の結合された
状態を示す、結合回線が欠落しているところは、同期の
結合が故障している状態を示す。
、ある。実線で示す一つの結合回線は同期の結合された
状態を示す、結合回線が欠落しているところは、同期の
結合が故障している状態を示す。
第２図（ａ）は第１図に示した例と同じであって、この
場′合には従来の同期方式によっても、全ての端局が同
期していて相互同期がくずれることかない、第２図（ｂ
）は、６個の結合回線のう゛）−１個が使用不能になっ
たもので、この場合には六つの組合せが考えられるが、
いずれの場合にも全ての端局を同期状態にすることがで
きる。
場′合には従来の同期方式によっても、全ての端局が同
期していて相互同期がくずれることかない、第２図（ｂ
）は、６個の結合回線のう゛）−１個が使用不能になっ
たもので、この場合には六つの組合せが考えられるが、
いずれの場合にも全ての端局を同期状態にすることがで
きる。
第２図（Ｃ）〜（ｆ）は、２個の結合１線で同期状態の
結合が故障した場合である。第２図（Ｃ）、（ｄ）およ
び（ｅ）の場合には、それぞれに三つの組合せが考えら
れる。第２図（【）の場合には、六つの組合せがある。
結合が故障した場合である。第２図（Ｃ）、（ｄ）およ
び（ｅ）の場合には、それぞれに三つの組合せが考えら
れる。第２図（【）の場合には、六つの組合せがある。
これらの場合にもなお、従来技術でいずれも全ての端局
を同期状態にすることができる。
を同期状態にすることができる。
第２図（ｇ）〜（Ｊ）は、三つの結合回線が故障してい
る場合である。この場合には、従来技術では全ての端局
の同期がとれないことがある。すなわち、第２図（ｊ）
は六つの組合せがあるが、全ての端局を同期させること
は可能である。しかし第２図（ｈ）の場合には、同じく
六つの組合せがあり、第２図（ｌ）の場合には、二つの
組合せがあるが、いずれも従来技術では全ての端局が同
期をとることは不可能である。
る場合である。この場合には、従来技術では全ての端局
の同期がとれないことがある。すなわち、第２図（ｊ）
は六つの組合せがあるが、全ての端局を同期させること
は可能である。しかし第２図（ｈ）の場合には、同じく
六つの組合せがあり、第２図（ｌ）の場合には、二つの
組合せがあるが、いずれも従来技術では全ての端局が同
期をとることは不可能である。
第２図（ｇ）は六つの組合せが考えられるが、端局Ｂが
マスクであるときには、全ての端局が同期するが、端局
Ｂが端局Ａに従属同期すると、端局Ｃは孤立して全ての
端局が同期できないことになる。
マスクであるときには、全ての端局が同期するが、端局
Ｂが端局Ａに従属同期すると、端局Ｃは孤立して全ての
端局が同期できないことになる。
第２図（ｋ）〜（Ｅｌ）は、４個の結合回線が故障した
場合であって、第２図（１）の場合に限り全端局の同期
が可能になることがあるが、他の場合には全端局が同期
することはない、第２図（１０ ）では、端局Ｃがマスクのときのみ全ての端局゛が同期
することになる。
場合であって、第２図（１）の場合に限り全端局の同期
が可能になることがあるが、他の場合には全端局が同期
することはない、第２図（１０ ）では、端局Ｃがマスクのときのみ全ての端局゛が同期
することになる。
本発明は、３個以上の発振器が相互に結合されて同期す
るように構成された方式で、１個またはそれ以上の同期
結合が故障した場合に、全ての発振器が同期状態になる
可能性の高い発振器の同期方式を提供することを目的と
する。
るように構成された方式で、１個またはそれ以上の同期
結合が故障した場合に、全ての発振器が同期状態になる
可能性の高い発振器の同期方式を提供することを目的と
する。
本発明は、マスクとなる発振器とスレーブとなる発振器
との間に、わずかに一方向の結合回線が残っている場合
でも、二つの発振器が同期することができる°方式を提
供することを目的とする。
との間に、わずかに一方向の結合回線が残っている場合
でも、二つの発振器が同期することができる°方式を提
供することを目的とする。
本発明の方式は、第２図で説明したケースでそのほとん
どに同期をとることができる。
どに同期をとることができる。
（定義）
以下の説明および図面に用いられるいくつかの用語およ
び表示について定義しておく。
び表示について定義しておく。
ここで、端局には、
（ｉ）周波数回置の発振器を含み、
（ｉｆ）その端局に到来する信号にその発振器を同１
期させる同期回路を含み、
（ｉｉｉ ）その端局に到来する信号を監視して、その
監視の結果に基いてその信号のうちの一つを上記同期回
路に接続することができる制御手段を含む、さらに、こ
の制御手段は、ある場合には、上記発振器をその端局の
出回線から切り離すことができるように構成される。
監視の結果に基いてその信号のうちの一つを上記同期回
路に接続することができる制御手段を含む、さらに、こ
の制御手段は、ある場合には、上記発振器をその端局の
出回線から切り離すことができるように構成される。
図の中で二つの端局を結合する線は、
（ａ）動作中の発振器と、
（ｂ）完全な回線（すなわち、バッファー、濾波器等を
含むことができる二つの端局の間に投けられた物理的な
結合）と、 （ｃ）上記回線から受信される信号に接続しまたは永久
的に接続を行う動作中の制御手段と、（ｄ）動作中の同
期回路と を含むものとする。
含むことができる二つの端局の間に投けられた物理的な
結合）と、 （ｃ）上記回線から受信される信号に接続しまたは永久
的に接続を行う動作中の制御手段と、（ｄ）動作中の同
期回路と を含むものとする。
図の中で二つの端局を結合する練（結合回線）の欠落は
、上記（ａ）〜（ｄ）に示す構成要件のいずれか一つ以
上が故障あるいは欠落したことを意味する。上記制御手
段の故障の場合に、上述の２ 永久的に接続された回線についてはその接続が切り離さ
れないものとする。
、上記（ａ）〜（ｄ）に示す構成要件のいずれか一つ以
上が故障あるいは欠落したことを意味する。上記制御手
段の故障の場合に、上述の２ 永久的に接続された回線についてはその接続が切り離さ
れないものとする。
本発明は、複数の発振器がマスクあるいはスレーブとな
っ−て相互に同期する方式を提供する。しかし、本発明
ではマスクとなる発振器をあらかじめ設定しない、また
、系の中にハイアラーキを構築しない０位相の平均化あ
るいは多数決をも採用しない、系の中の各発振器は、供
給される複数の入力の中からランダムに一つを選び、そ
の一つに自動的に同期する。各発振器は他の発振器から
の入力を受信する。そして他の発振器からの信号に同期
をとるように自動的に繰り返して動作し、これはその系
に属する全ての発振器が同期するまで行われる。
っ−て相互に同期する方式を提供する。しかし、本発明
ではマスクとなる発振器をあらかじめ設定しない、また
、系の中にハイアラーキを構築しない０位相の平均化あ
るいは多数決をも採用しない、系の中の各発振器は、供
給される複数の入力の中からランダムに一つを選び、そ
の一つに自動的に同期する。各発振器は他の発振器から
の入力を受信する。そして他の発振器からの信号に同期
をとるように自動的に繰り返して動作し、これはその系
に属する全ての発振器が同期するまで行われる。
本発明の第一の観点は、
一つのネットワークに接続された３個以上の端局があり
、− その端局の各々には、 周、波数可変の発振器と、 ３ 上記発振器の出力周波数をその端局に到来する信号の周
波数に同期させる同期回路と、その端局に到来する信号
を監視し、その端局に到来する信号の一つを選んで上記
同期回路に接続し、上記発振」をその端局の出回線に接
続または切り離す制御手段と、 を備え、 上記端局は、その各各がそのネットワークに属する少な
くとも他の一つの端局の出力に接続されてそれらの端局
の斉発振器の出力を受信するように構成された発振器の
同期方式において、上記各端局の上記制御手段は、 到来する信号の位相をそれぞれ監視受信しその信号とそ
の端局の上記発振器の出力信号とを比較する手段を備え
、 その比較する手段が到来する信号の位相と発振器の出力
信号の位相とが外れていることを検出しているとき、上
記制御手段はその端局の発振器をその端局の出回線から
切り離して上記同期回路を到来する信号の一つに接続し
、 ４ その比較する手段が到来する信号の位相と発振器の出力
信号の位相とが一致していることを検出しているとき、
上記制御手段はその端局の発振器をその端局の出回線に
接続し、 さらに、上記制御手段は、 到来する信号に接続した発振器がその信号に同期したこ
とを検出することができるように構成され、 （イ）もし同期したことが検出されるならば、その端局
の発振器を出回線に接続し、さらに位相が外れている他
の到来する信号があるならば、その信号をその端局の同
期Ｕ路に接続し、（ロ）もし同期したことが検出されな
いならば、他の位相の外れている信号の全てが接続され
たことになり、そしてその端局の発振器が再び出回線に
接続されるまでその端局の同期回路を他の到来する信号
のいずれかに順次接続するように構成され、 その結果複数の端局が、そのうちの一つがマスクとなっ
て、他の端局がスレーブとなって、相互５ に直接または間接に接続されて同期した安定ｉｔ Ｊ人
感に達するように構成されたことを特徴とする。
、− その端局の各々には、 周、波数可変の発振器と、 ３ 上記発振器の出力周波数をその端局に到来する信号の周
波数に同期させる同期回路と、その端局に到来する信号
を監視し、その端局に到来する信号の一つを選んで上記
同期回路に接続し、上記発振」をその端局の出回線に接
続または切り離す制御手段と、 を備え、 上記端局は、その各各がそのネットワークに属する少な
くとも他の一つの端局の出力に接続されてそれらの端局
の斉発振器の出力を受信するように構成された発振器の
同期方式において、上記各端局の上記制御手段は、 到来する信号の位相をそれぞれ監視受信しその信号とそ
の端局の上記発振器の出力信号とを比較する手段を備え
、 その比較する手段が到来する信号の位相と発振器の出力
信号の位相とが外れていることを検出しているとき、上
記制御手段はその端局の発振器をその端局の出回線から
切り離して上記同期回路を到来する信号の一つに接続し
、 ４ その比較する手段が到来する信号の位相と発振器の出力
信号の位相とが一致していることを検出しているとき、
上記制御手段はその端局の発振器をその端局の出回線に
接続し、 さらに、上記制御手段は、 到来する信号に接続した発振器がその信号に同期したこ
とを検出することができるように構成され、 （イ）もし同期したことが検出されるならば、その端局
の発振器を出回線に接続し、さらに位相が外れている他
の到来する信号があるならば、その信号をその端局の同
期Ｕ路に接続し、（ロ）もし同期したことが検出されな
いならば、他の位相の外れている信号の全てが接続され
たことになり、そしてその端局の発振器が再び出回線に
接続されるまでその端局の同期回路を他の到来する信号
のいずれかに順次接続するように構成され、 その結果複数の端局が、そのうちの一つがマスクとなっ
て、他の端局がスレーブとなって、相互５ に直接または間接に接続されて同期した安定ｉｔ Ｊ人
感に達するように構成されたことを特徴とする。
本発明の第二の観点は、
一つのネ７）ワークに接続された３個以上の端局があり
、 その端局の各々には、 周波数可変の発振器と、 上記発振器の周波数をその端局に到来する信号の周波数
に同期させる同期回路とを備え、上記発振器と上記同期
回路とは一つの位相同期ループを構成するように接続さ
れ、 その端局に到来する信号を監視し、その端局に到来する
信号の一つに上記同期回路を接続する制御手段と、 を備え、 上記端局は、その各各がそのネットワークに属する少な
くとも他の−っの端局の出力に接続されてそれらの端局
の各発振器の出方を受信するように構成された発振器の
伺期方式において、各端局の上記位相同期ループは発振
器と位相比６ 較回路の入力との間に可変遅延回路を備え、その遅延回
路により生じる遅延量は発振器を制御する信号により発
振器の周波数が上昇するときには遅延量が減少し、発振
器の周波数が下降するときには遅延量が増加するように
制御され、 上記制御手段は、 上記同期回路を到来する信号の一つに接続し、もしはじ
めに選ばれた到来する信号にその端局の発振器が同期す
ることに失敗したときもしあれば他の到来する信号に再
度接続し、各発振器の出力を連続的に出凹線に接続する
ように構成され、その結果複数の端局が、相互に直接ま
たは間接に接続されて同期した安定な状態に達するよう
に構成されたことを特徴とする。
、 その端局の各々には、 周波数可変の発振器と、 上記発振器の周波数をその端局に到来する信号の周波数
に同期させる同期回路とを備え、上記発振器と上記同期
回路とは一つの位相同期ループを構成するように接続さ
れ、 その端局に到来する信号を監視し、その端局に到来する
信号の一つに上記同期回路を接続する制御手段と、 を備え、 上記端局は、その各各がそのネットワークに属する少な
くとも他の−っの端局の出力に接続されてそれらの端局
の各発振器の出方を受信するように構成された発振器の
伺期方式において、各端局の上記位相同期ループは発振
器と位相比６ 較回路の入力との間に可変遅延回路を備え、その遅延回
路により生じる遅延量は発振器を制御する信号により発
振器の周波数が上昇するときには遅延量が減少し、発振
器の周波数が下降するときには遅延量が増加するように
制御され、 上記制御手段は、 上記同期回路を到来する信号の一つに接続し、もしはじ
めに選ばれた到来する信号にその端局の発振器が同期す
ることに失敗したときもしあれば他の到来する信号に再
度接続し、各発振器の出力を連続的に出凹線に接続する
ように構成され、その結果複数の端局が、相互に直接ま
たは間接に接続されて同期した安定な状態に達するよう
に構成されたことを特徴とする。
本発明の第三の観点は、位相同期発振器であって、
発振器の出力と位相比較回路の入力との間に接続された
可変遅延回路を備え、 その遅延回路の遅延量は、 その発振器の出力周波数が上昇するときには減７ 少し、 その発振器の出力周波数が下降するときには増大するよ
うに、 その発振器を制御する信号により制御される構成を特徴
とする。
可変遅延回路を備え、 その遅延回路の遅延量は、 その発振器の出力周波数が上昇するときには減７ 少し、 その発振器の出力周波数が下降するときには増大するよ
うに、 その発振器を制御する信号により制御される構成を特徴
とする。
この発振器を二組備え、
相互に一方の出力が他方の入力に接続されるように構成
することができる。
することができる。
実施例により本発明をさらに詳しく説明する。
第３図はＮ個の結合回線の構成例を示す図である。第３
図を見ると、Ｎ個の端局がありこれらは相互に同期する
ように構成される。このＮ個の端局の間には量大 ＮＸ（Ｎ−１）個 の結合回線を設けることができる。第１図あるいは第２
図で説明したように、この端局のうちの１個をマスクと
し他をスレーブとすることができる。
図を見ると、Ｎ個の端局がありこれらは相互に同期する
ように構成される。このＮ個の端局の間には量大 ＮＸ（Ｎ−１）個 の結合回線を設けることができる。第１図あるいは第２
図で説明したように、この端局のうちの１個をマスクと
し他をスレーブとすることができる。
本発明では、どれがマスクになるかをあらかじめ特定し
ておく必要がない。
ておく必要がない。
８
ここに示す本発明実施例では、前述の第１図または第２
ＦＩ！Ｊの場合とは興なり、少なくとも１個の結合回線
が直接あるいは間接に残っていれば、全端局の発振器は
同期する。第３図（ａ）〜（ｄ）は、いく９かの結合回
線の接続状態を示す図であって、この中で第３図（ａ）
、（Ｃ）および（ｄ）は、従来技術、例えば第１図ある
いは第２図で説明した技術では、全端局の発振器を同期
させることはできない０本発明を実施すると第２図に示
す各接続の例のうち、第２図（ｋ）、（ｎ）のみで全端
局の発振器を同期させることが不可能になるに過ぎない
、第３図に示す結合回線の構成のうち、いわゆる「いも
づる式ｊの接続を含む第３Ｆ！！Ｊ（ａ）または（ｃ）
では、従来技術によればいくつかの端局が孤立する可能
性があるが、本発明の方式では全てを同期させることが
できる。
ＦＩ！Ｊの場合とは興なり、少なくとも１個の結合回線
が直接あるいは間接に残っていれば、全端局の発振器は
同期する。第３図（ａ）〜（ｄ）は、いく９かの結合回
線の接続状態を示す図であって、この中で第３図（ａ）
、（Ｃ）および（ｄ）は、従来技術、例えば第１図ある
いは第２図で説明した技術では、全端局の発振器を同期
させることはできない０本発明を実施すると第２図に示
す各接続の例のうち、第２図（ｋ）、（ｎ）のみで全端
局の発振器を同期させることが不可能になるに過ぎない
、第３図に示す結合回線の構成のうち、いわゆる「いも
づる式ｊの接続を含む第３Ｆ！！Ｊ（ａ）または（ｃ）
では、従来技術によればいくつかの端局が孤立する可能
性があるが、本発明の方式では全てを同期させることが
できる。
このような結合方式では、同期した端局がその出回線に
自己の発振器の出力信号を再送信することが必要になる
。これは２ｉ■またはそれ以上の端局が１個のループに
おいて同期されていて、ちよ９ うど十分なだけの結合回線が有効であるときに問題が生
ずる。第３図（ｄ）で、各端局がその入力信号に同期し
て発振器出力を出回線に送出するならば、どの端局もマ
スクではなく、ジッタによってその発振周波数はその極
限までドリフトして、同期できなくなるであろう、その
理由は後に述べる端局の構成により明らかになる。
自己の発振器の出力信号を再送信することが必要になる
。これは２ｉ■またはそれ以上の端局が１個のループに
おいて同期されていて、ちよ９ うど十分なだけの結合回線が有効であるときに問題が生
ずる。第３図（ｄ）で、各端局がその入力信号に同期し
て発振器出力を出回線に送出するならば、どの端局もマ
スクではなく、ジッタによってその発振周波数はその極
限までドリフトして、同期できなくなるであろう、その
理由は後に述べる端局の構成により明らかになる。
本発明の方式では、この問題を次のようにして解決した
。
。
スイッチを投入した直後には、各端局は他のＮ−１個の
端局に対して出力を送出し、多数の安定条件が存在する
。入回線に有効な信号があることがわかると、制御手段
は発振器の出力を出回線から切り履すように準備する。
端局に対して出力を送出し、多数の安定条件が存在する
。入回線に有効な信号があることがわかると、制御手段
は発振器の出力を出回線から切り履すように準備する。
初めに出回線を切り離したＮ−１個の端局はスレーブに
なり、残った１個の端局がマスクになる。この動作によ
って第一段階の動作が完了する。
なり、残った１個の端局がマスクになる。この動作によ
って第一段階の動作が完了する。
第２段階では、スレーブになった端局がマスクの信号に
同期しようとする。各スレーブになった端局が同期する
と、その出力を再び他の端局に送０ 出する。他の端局への結合回線が良好あれば各端局の出
力は他の端局で受信されることになる。しかし、他の端
局は既にマスクに同期しているが、あるいは同期の過程
にあるので、同一の信号を送出しても、それは他の端局
では無視される。このとき−切の故障がなければ、全て
のスレーブは１個のマスクに同期して、それぞれの出回
線にはＮ−１個の同一の信号が送出されることになる。
同期しようとする。各スレーブになった端局が同期する
と、その出力を再び他の端局に送０ 出する。他の端局への結合回線が良好あれば各端局の出
力は他の端局で受信されることになる。しかし、他の端
局は既にマスクに同期しているが、あるいは同期の過程
にあるので、同一の信号を送出しても、それは他の端局
では無視される。このとき−切の故障がなければ、全て
のスレーブは１個のマスクに同期して、それぞれの出回
線にはＮ−１個の同一の信号が送出されることになる。
マスクとなった端局は、はじめには入力信号がなかった
が、各スレーブから信号を受信するようになる。
が、各スレーブから信号を受信するようになる。
しかし、そρマスタとなった端局は自己の出力に同期し
た他の端局の信号に同期しないようにあらかじめプログ
ラムされていて、この状態は安定に維持される。
た他の端局の信号に同期しないようにあらかじめプログ
ラムされていて、この状態は安定に維持される。
第４図はこの方式を達成するための一つの端局の動作フ
ローチャートの一例である。
ローチャートの一例である。
次に、このように構成された方式に故障がある場合につ
いて考える。いま、スレーブである一つの端局が向期し
なくなったものとすると、その端局はその出力をマスク
を含む他の全ての端局に送１ 出する。マスクとなっている端局の制御手段はこれを監
視していて、一つの信号の位相同期が外れたことを１別
し、自己の出方を切り離しその新しい入力信号に同期す
ることを試みる。他のスレーブはマスクからの信号が失
われると、その故障したスレーブにより送信されている
新しいマスク信号に切り換え接続する。
いて考える。いま、スレーブである一つの端局が向期し
なくなったものとすると、その端局はその出力をマスク
を含む他の全ての端局に送１ 出する。マスクとなっている端局の制御手段はこれを監
視していて、一つの信号の位相同期が外れたことを１別
し、自己の出方を切り離しその新しい入力信号に同期す
ることを試みる。他のスレーブはマスクからの信号が失
われると、その故障したスレーブにより送信されている
新しいマスク信号に切り換え接続する。
同様にして、この方式は他の故障の組合せにも適合する
。この中には第３図（ｄ）の場合をも含む、この場合に
は、巖初に出目線を切り離した端局に従属していた端局
がマスクになる。いもづる式の結合の場合にも、先頭の
端局がマスクになり信号はつぎつぎに下位のスレーブ端
局に送信され同期される。このようにして、この方式は
一つでも有効な結合回線が残っていれば、それがマスク
から直接でなくとも、全ての端局は同期する。
。この中には第３図（ｄ）の場合をも含む、この場合に
は、巖初に出目線を切り離した端局に従属していた端局
がマスクになる。いもづる式の結合の場合にも、先頭の
端局がマスクになり信号はつぎつぎに下位のスレーブ端
局に送信され同期される。このようにして、この方式は
一つでも有効な結合回線が残っていれば、それがマスク
から直接でなくとも、全ての端局は同期する。
上記説明および図面では、端局はブラックボックスで表
され、発振器は端局の中に含まれているものとした０次
に示す実施例では、端局の中の構成についても考えるこ
とにする。
され、発振器は端局の中に含まれているものとした０次
に示す実施例では、端局の中の構成についても考えるこ
とにする。
２
第二の実施例では、端局の中には位相同期ループを備え
る。もちろんこれは上記第一の実施例でもその構成要素
として存在していたと考えてもよい。第５図は位相伺期
ループの構成図である。第５図で、発振Ｉ！ｌの出力周
波数はその制御入力の信号により制御される０通常はそ
の制御入力の信号は電圧信号である。この信号の変化は
この発振器の出力信号周波数を変化させる。この入力に
は濾波器２が接続される０位相比較回路３の入力には、
発振器１の出力とその端局に到来する信号が接続されて
、二つの入力信号の位相差を検出してその出力を濾波器
２に与える。
る。もちろんこれは上記第一の実施例でもその構成要素
として存在していたと考えてもよい。第５図は位相伺期
ループの構成図である。第５図で、発振Ｉ！ｌの出力周
波数はその制御入力の信号により制御される０通常はそ
の制御入力の信号は電圧信号である。この信号の変化は
この発振器の出力信号周波数を変化させる。この入力に
は濾波器２が接続される０位相比較回路３の入力には、
発振器１の出力とその端局に到来する信号が接続されて
、二つの入力信号の位相差を検出してその出力を濾波器
２に与える。
基本的に位相同期ループは二次帰還回路であって、位相
比較回路３の二つの入力の位相差が小さくなるように、
発振器ｌの出力周波数を変化させる。これにより、入力
に与えられる周波数が不変である安定な状態では、位相
比較回路３の二つの入力は同相になる。
比較回路３の二つの入力の位相差が小さくなるように、
発振器ｌの出力周波数を変化させる。これにより、入力
に与えられる周波数が不変である安定な状態では、位相
比較回路３の二つの入力は同相になる。
第６図も位相同期ループの構成例を示す図である。この
例では、１個の遅延回路４が帰還回路に３ 挿入されている。このような位相同期ループでは、位相
比較回路３の入力では二つの信号の位相は一致するが、
発振器ｌの出力信号の位相は入力信号の位相に一致せず
、遅延回路４の遅延量だけ進むことになる。この原理を
用いて、入力信号の不要な遅延を補償することができる
。いま、不要な遅延量がΔｔ１であり、帰還回路に挿入
する遅延回路の遅延量をΔｔ２とすれば、 Δｔｌ−Δｔ２ のときに、不要な遅延量は補償される。
例では、１個の遅延回路４が帰還回路に３ 挿入されている。このような位相同期ループでは、位相
比較回路３の入力では二つの信号の位相は一致するが、
発振器ｌの出力信号の位相は入力信号の位相に一致せず
、遅延回路４の遅延量だけ進むことになる。この原理を
用いて、入力信号の不要な遅延を補償することができる
。いま、不要な遅延量がΔｔ１であり、帰還回路に挿入
する遅延回路の遅延量をΔｔ２とすれば、 Δｔｌ−Δｔ２ のときに、不要な遅延量は補償される。
第７図は別の位相同期ループの構成図である。
この例では、発振器ｌの出力信号をさらに分岐して、上
記不要な遅延量Δｔ１の遅延回路を介して位相比較回路
３の入力に接続した。一般に、二つの遅延回路の遅延量
を完全に等しくすることは不可能であるから、一つの信
号源から取り出した信号をこのように位相同期ループの
位相比較回路に入力しても、この位相同期ループは同期
をとることができない０位相比較回路３はその入力の二
つの位相を小さくするように発振器ｌの周波数を制御４ することができないので、発振器１はその極限値まで周
波数をドリフトさせることになる。
記不要な遅延量Δｔ１の遅延回路を介して位相比較回路
３の入力に接続した。一般に、二つの遅延回路の遅延量
を完全に等しくすることは不可能であるから、一つの信
号源から取り出した信号をこのように位相同期ループの
位相比較回路に入力しても、この位相同期ループは同期
をとることができない０位相比較回路３はその入力の二
つの位相を小さくするように発振器ｌの周波数を制御４ することができないので、発振器１はその極限値まで周
波数をドリフトさせることになる。
発振器ｌの出力周波数がいずれの方向にドリフトするか
は、上記Δｔ１とΔｔ２とのいずれが大きいかによる。
は、上記Δｔ１とΔｔ２とのいずれが大きいかによる。
もし、Δｔ２がΔｔｉより大きいならば、位相比較回路
３は連続的に発振器ｌの出力周波数を増加させるように
制御する。
３は連続的に発振器ｌの出力周波数を増加させるように
制御する。
第８図は別の位相同期ループの構成例を示す図である。
この例では、発振器ｌの出力と位相比較回路３０入力と
の間に挿入された遅延回路４は位相量が可変に構成され
ている。この遅延回路４の遅延量は、位相比較回路３の
出力により、発振器ｌの周波数が上昇するときには遅延
量Δｔ２が減少するように制御される０位相比較回路３
がその入力の偏差を小さくするように、発振器ｌの周波
数を上昇させると、遅延量Δｔ２が遅延量Δｔｌに等し
くなるまで減少する。二つの遅延量が等しくなると、こ
れ以上の周波数の変更は入力の誤差を逆の方向へ増加さ
せることになる。したがって位相比較回路３は、発振器
ｌの周波数を減少させるよう５ に１１１１する。このようにして第８図のように構成さ
れた位相同期回路は、遅延量ΔｔｉがΔｔ２に等しいと
きに安定になφ。
の間に挿入された遅延回路４は位相量が可変に構成され
ている。この遅延回路４の遅延量は、位相比較回路３の
出力により、発振器ｌの周波数が上昇するときには遅延
量Δｔ２が減少するように制御される０位相比較回路３
がその入力の偏差を小さくするように、発振器ｌの周波
数を上昇させると、遅延量Δｔ２が遅延量Δｔｌに等し
くなるまで減少する。二つの遅延量が等しくなると、こ
れ以上の周波数の変更は入力の誤差を逆の方向へ増加さ
せることになる。したがって位相比較回路３は、発振器
ｌの周波数を減少させるよう５ に１１１１する。このようにして第８図のように構成さ
れた位相同期回路は、遅延量ΔｔｉがΔｔ２に等しいと
きに安定になφ。
第９図は上述の位相同期ループが二つ相互接続された構
成図である。入力に接続された遅延回路の遅延量Δｔｌ
およびΔｔ２は、不要な遅延量に相当する。各位相同期
ループの出力はそれぞれ相手の位相同期ループの入力に
接続される０図の上の位相同期ループをＡとし、下の位
相同期ループをＢとする。適当な時刻におけるループＢ
の入力信号の基準時間をＴとすると、ループＢの出力は
その入力に対して、 Ｔ＋Δｔ３ となる。
成図である。入力に接続された遅延回路の遅延量Δｔｌ
およびΔｔ２は、不要な遅延量に相当する。各位相同期
ループの出力はそれぞれ相手の位相同期ループの入力に
接続される０図の上の位相同期ループをＡとし、下の位
相同期ループをＢとする。適当な時刻におけるループＢ
の入力信号の基準時間をＴとすると、ループＢの出力は
その入力に対して、 Ｔ＋Δｔ３ となる。
いま系が安定であるとすれば、ループＢの位相比較回路
３の二つの入力信号の位相が完全に等しく、この場合に
も、 Ｔ＋Δｔ３ である、ループＢの位相比較回路３の他の入力の信号は
遅延回路４から与えられていて、その遅延６ 量はΔｔ４であるから、この遅延回路４の入力、すなわ
ち、ループＢの発振器１の出力の時間は、Ｔ＋Δｔ３−
Δｔ４ でなければならない。
３の二つの入力信号の位相が完全に等しく、この場合に
も、 Ｔ＋Δｔ３ である、ループＢの位相比較回路３の他の入力の信号は
遅延回路４から与えられていて、その遅延６ 量はΔｔ４であるから、この遅延回路４の入力、すなわ
ち、ループＢの発振器１の出力の時間は、Ｔ＋Δｔ３−
Δｔ４ でなければならない。
ループＢの発振器ｌの出力はループＡの入力であるオ同
様の原理を適用して、ループＡの発振器ｌの出力では、 Ｔ＋（Δｔｌ−Δｔ２） ＋ （Δｔ３−Δｔ４）とな
る、このループＡの発振ＩＩの出力は、ループＢの入力
であり、この点の時間をはじめにＴと定義したので、 Ｔ＝Ｔ＋ （Δｔｌ−Δｔ２） ＋ （Δｔ３−Δｔ４
）となり、 （Δｔｌ−Δｔ２）−−（Δｔ３−Δｔ４）となる。
様の原理を適用して、ループＡの発振器ｌの出力では、 Ｔ＋（Δｔｌ−Δｔ２） ＋ （Δｔ３−Δｔ４）とな
る、このループＡの発振ＩＩの出力は、ループＢの入力
であり、この点の時間をはじめにＴと定義したので、 Ｔ＝Ｔ＋ （Δｔｌ−Δｔ２） ＋ （Δｔ３−Δｔ４
）となり、 （Δｔｌ−Δｔ２）−−（Δｔ３−Δｔ４）となる。
第９図の回路が安定である他の条件は、ループＡおよび
Ｂの二つの発振器が同一周波数を出力していることであ
る。遅延量Δｔ２およびΔｔ４は周波数の関数であるか
ら、 （Δｔｉ−Δｔ２） −（Δｔ４−Δｔ３）７ であるときの出力周波数は安定周波数である。
Ｂの二つの発振器が同一周波数を出力していることであ
る。遅延量Δｔ２およびΔｔ４は周波数の関数であるか
ら、 （Δｔｉ−Δｔ２） −（Δｔ４−Δｔ３）７ であるときの出力周波数は安定周波数である。
この解をグラフ上で求めることも可能である。
第１θ図は横軸に周波数をとり、縦軸に時間をとって第
９図の回路について、周波数と遅延量との関係を表示し
たものである。第１θ図に示す二つの曲線はそれぞれ （Δｔｌ−Δｔ２） および （Δｔ３−Δｔ４） を表す、理想的には、 （Δ１１−Δｔ２）および（Δｔ３−Δｔ４）は安定周
波数で零に近いことが望ましい、このとき、二つの回路
の発振器出力の位相差は最小になるからである。第１θ
図に示す二つの曲線は、理想的には一致することが望ま
しい。
９図の回路について、周波数と遅延量との関係を表示し
たものである。第１θ図に示す二つの曲線はそれぞれ （Δｔｌ−Δｔ２） および （Δｔ３−Δｔ４） を表す、理想的には、 （Δ１１−Δｔ２）および（Δｔ３−Δｔ４）は安定周
波数で零に近いことが望ましい、このとき、二つの回路
の発振器出力の位相差は最小になるからである。第１θ
図に示す二つの曲線は、理想的には一致することが望ま
しい。
第９図に示す二つの位相同期ループの構成は、Ｎ個の位
相同期ループを含むさらに規模の大きいシステムに拡張
することができる。第１１図に可能な結合の例を表示す
る。ループは必ずしも環状に接続されている必要はなく
、例示するように二８ つは環状であり、一つは鎮状である。これに限らず他の
結合形状でもよい、環状および鎖状の全ての勇えられる
結合形状で、各位相同期ループの発振器出力の間に生じ
る位相遅延量は最小になる。
相同期ループを含むさらに規模の大きいシステムに拡張
することができる。第１１図に可能な結合の例を表示す
る。ループは必ずしも環状に接続されている必要はなく
、例示するように二８ つは環状であり、一つは鎮状である。これに限らず他の
結合形状でもよい、環状および鎖状の全ての勇えられる
結合形状で、各位相同期ループの発振器出力の間に生じ
る位相遅延量は最小になる。
これは１．鎖状に結合された端局において帰還遅延量は
入力回路の遅延回路によって補償されるからである。
入力回路の遅延回路によって補償されるからである。
全体の同期系の中で、各位相同期ループは他のＮ−１個
の端局から到来する入力信号の一つを選択して接続する
ことができる。この選択は各端局に備えられた制御手段
により行われる。
の端局から到来する入力信号の一つを選択して接続する
ことができる。この選択は各端局に備えられた制御手段
により行われる。
ここに説明した実施例では、系の信頼性は上述の第３図
または第４図の例と同じく高い信頼性を持つ。すなわち
、一つの同期回路が他のＮ−１個の同期回路に対して、
直接あるいは間接に有効な結合回路が残っていれば、Ｎ
個の同期ループは同期する。
または第４図の例と同じく高い信頼性を持つ。すなわち
、一つの同期回路が他のＮ−１個の同期回路に対して、
直接あるいは間接に有効な結合回路が残っていれば、Ｎ
個の同期ループは同期する。
第１２図は、本発明実施例方式の制御手段の制御フロー
チャートの一例である。この例は、各発振器の出力が他
の端局に向う出回線に恒久的に接９ 続されている場合であり、上記各実施例に通用すること
ができる。ある場合には、さらに優れた効果を発揮する
ことができる。
チャートの一例である。この例は、各発振器の出力が他
の端局に向う出回線に恒久的に接９ 続されている場合であり、上記各実施例に通用すること
ができる。ある場合には、さらに優れた効果を発揮する
ことができる。
以上説明したように、本発明によれば複数Ｎ個の端局を
結合する結合回線が、直接にあるいは間接に一つでも残
っていれば、Ｎ個の端局が自動的に同期することができ
る同期方式が得られる０本発明を実施することにより、
系の信頼性を極めて高くすることができる。
結合する結合回線が、直接にあるいは間接に一つでも残
っていれば、Ｎ個の端局が自動的に同期することができ
る同期方式が得られる０本発明を実施することにより、
系の信頼性を極めて高くすることができる。
本発明は通信網において各端局のクロンク信号を同期さ
せるために実施してその効果が顕著である。
せるために実施してその効果が顕著である。
第１図は従来例の３個の発振器を同期させる方式の説明
図。 第２図（ａ）〜（１ｍ）は３個の端局の間にさまざまな
故障が生じた場合の説明図。 第３図（ａ）〜（ｄ）は本発明実施例方式にお０ いて同期が可能である結合回線の例を示す図。 第４図は本発明第一実施例方式の端局の制御フローチャ
ート。 第５図は位相同期ループの構成例を示す図。 第６８！ｌは帰還回路に遅延回路を備えた位相同期ルー
プの構成図。 第７図は帰還回路および入力回路に遅延回路を備えた位
相同期ループの構成図。 第８図は帰還回路の遅延回路が可変遅延回路である場合
の位相同期ループの構成図。 第９図は二つの相互結合された位相同期ループの回路構
成図。 第１θ図は周波数に対する遅延時間をしめずグラフ。 第１１図は本発明第二実施例において同期をとることが
できる結合回線の接続図。 第１２図は本発明第二実施例方式の端局制御手段の制御
フローチャート。 １ 篤 １ 図 ７ｉｌＥ１２ 図 亮６図 第７図 第 ８回 第 ９図 ｊｉ’５１０図
図。 第２図（ａ）〜（１ｍ）は３個の端局の間にさまざまな
故障が生じた場合の説明図。 第３図（ａ）〜（ｄ）は本発明実施例方式にお０ いて同期が可能である結合回線の例を示す図。 第４図は本発明第一実施例方式の端局の制御フローチャ
ート。 第５図は位相同期ループの構成例を示す図。 第６８！ｌは帰還回路に遅延回路を備えた位相同期ルー
プの構成図。 第７図は帰還回路および入力回路に遅延回路を備えた位
相同期ループの構成図。 第８図は帰還回路の遅延回路が可変遅延回路である場合
の位相同期ループの構成図。 第９図は二つの相互結合された位相同期ループの回路構
成図。 第１θ図は周波数に対する遅延時間をしめずグラフ。 第１１図は本発明第二実施例において同期をとることが
できる結合回線の接続図。 第１２図は本発明第二実施例方式の端局制御手段の制御
フローチャート。 １ 篤 １ 図 ７ｉｌＥ１２ 図 亮６図 第７図 第 ８回 第 ９図 ｊｉ’５１０図
Claims (4)
- （１）一つのネットワークに接続された３個以上の端局
があり、 その端局の各々には、 周波数可変の発振器と、 上記発振器の出力周波数をその端局に到来する信号の周
波数に同期させる同期回路と、その端局に到来する信号
を監視し、その端局に到来する信号の一つを選んで上記
同期回路に接続し、上記発振器をその端局の出回線に接
続または切り離す制御手段と、 を備え、 上記端局は、その各各がそのネットワークに属する少な
くとも他の一つの端局の出力に接続されてそれらの端局
の各＊＊器の出力を受信するように構成された発振器の
同期方式において、上記各端局の上記制御手段は、 到来する信号の位相をそれぞれ監視受信しその信号とそ
の端局の上記発振器の出力信号とを比較する手段を備え
、 その比較する手段が到来する信号の位相と発振器の出力
信号の位相とが外れていることを検出しているとき、上
記制御手段はその端局の発振器をその端局の出回線から
切り離して上記同期回路を到来する信号の一つに接続し
、 その比較する手段が到来する信号の位相と発振器の出力
信号の位相とが一致していることを検出しているとき、
上記制御手段はその端局の発振器をその端局の出回線に
接続し、 さらに、上記制御手段は、 到来する信号に接続した発振器がその信号に同期したこ
とを検出することができるように構成され、 （イ）もし同期したことが検出されるならば、その端局
の発振器を出回線に接続し、さらに位相が外れている他
の到来する信号があるならば、その信号をその端局の同
期回路に接続し、（ロ）もし同期したことが検出されな
いならば、他の位相の外れている信号の全てが接続され
たことになり、そしてその端局の発振器が再び出回線に
接続されるまでその端局の同期回路を他の到来する信号
のいずれかに順次接続するように構成され、 その結果複数の端局が、そのうちの一つがマスクとなっ
て、他の端局がスレーブとなって、相互に直接または間
接に接続されて同期した安定な状態に達するように構成
されたことを特徴とする発振器の同期方式。 - （２）一つのネットワークに接続された３個以上の端局
があり、 その端局の各々には、 周波数可変の発振器と、 上記発振器の周波数をその端局に到来する信号の周波数
に同期させる同期回路とを備え、上記発振器と上記同期
回路とは一つの位相同期ループを構成するように接続さ
れ、 その端局に到来する信号を監視し、その端局に到来する
信号の一つに上記同期回路を接続する制御手段と、 を備え、 上記端局は、その各各がそのネットワークに属する少な
くとも他の一つの端局の出力に接続されてそれらの端局
の各発振器の出力を受信するように構成された発振器の
同期方式において、各端局の上記位相同期ループは発振
器と位相比較回路の入力との間に可変遅延回路を備え、
その遅延回路により生じる遅延量は発振器を制御する信
号により発振器の周波数が上昇するときには遅延量が減
少し、発振器の周波数が下降するときには遅延量が増加
するように制御され、 上記＠御手段は、 上記同期回路を到来する信号の一つに接続し、もしはじ
めに選ばれた到来する信号にその端局の発振器が同期す
ることに失敗したときもしあれば他の到来する信号に再
度接続し、各発振器の出力を連続的に出回線に接続する
ように構成され、その結果複数の端局が、相互に直接ま
たは間接に接続されて同期した安定な状態に達するよう
に構成されたことを特徴とする 発振器の同期方式。 - （３）発振器の出力と位相比較回路の入力との間に接続
された可変遅延回路を備え、 その遅延回路の遅延量は、 その発振器の出力周波数が上昇するときには減少し・ その発振器の出力周波数が下降するときには増大するよ
うに、 その発振器を制御する信号により制御される構成を特徴
とする位相同期発振器。 - （４）特許請求の範囲第（３）項に記載の発振器を２個
備え、一方の出力が他方の入力に相互に結合されたこと
を特徴とする発振器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8117487 | 1981-06-08 | ||
| GB8117487 | 1981-06-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5879340A true JPS5879340A (ja) | 1983-05-13 |
Family
ID=10522340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57097480A Pending JPS5879340A (ja) | 1981-06-08 | 1982-06-07 | 発振器の同期方式 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US4521745A (ja) |
| EP (2) | EP0067053B1 (ja) |
| JP (1) | JPS5879340A (ja) |
| AT (1) | ATE38303T1 (ja) |
| AU (2) | AU549343B2 (ja) |
| CA (1) | CA1182874A (ja) |
| DE (1) | DE3267259D1 (ja) |
| HK (1) | HK50788A (ja) |
| IN (1) | IN157651B (ja) |
| NZ (1) | NZ200869A (ja) |
| ZA (1) | ZA823867B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015188290A (ja) * | 2014-03-27 | 2015-10-29 | 株式会社ダイヘン | 通信機能を備えた装置、インバータ装置、および、これらの装置が他の装置と通信を開始する方法 |
| US10247764B2 (en) | 2013-07-25 | 2019-04-02 | Daihen Corporation | Method for controlling devices provided with communication function, and device used in implementing the method |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583054A (en) * | 1984-11-13 | 1986-04-15 | Rca Corporation | Frequency time standard failure monitor |
| US4611230A (en) * | 1984-12-18 | 1986-09-09 | Zenith Electronics Corporation | Vertical video centering control system |
| US5045712A (en) * | 1985-03-28 | 1991-09-03 | Raytheon Company | Synchronized switched mode power supplies |
| GB2197553A (en) * | 1986-10-07 | 1988-05-18 | Western Digital Corp | Phase-locked loop delay line |
| US4922141A (en) * | 1986-10-07 | 1990-05-01 | Western Digital Corporation | Phase-locked loop delay line |
| US4759078A (en) * | 1986-11-14 | 1988-07-19 | Rose Communication Systems, Inc. | Coordinated local oscillator receiving system |
| US4788670A (en) * | 1987-08-18 | 1988-11-29 | Siemens Aktiengesellschaft | Clock voltage supply |
| JP2675808B2 (ja) * | 1988-04-01 | 1997-11-12 | キヤノン株式会社 | 信号処理装置 |
| DE58906115D1 (de) * | 1989-03-31 | 1993-12-09 | Siemens Ag | Verfahren zum Synchronisieren der Phase von Taktsignalen zweier Taktgeneratoren in Kommunikationsnetzen. |
| JPH0736515B2 (ja) * | 1989-09-14 | 1995-04-19 | 株式会社東芝 | 位相比較器 |
| US4998262A (en) * | 1989-10-10 | 1991-03-05 | Hewlett-Packard Company | Generation of topology independent reference signals |
| US5109545A (en) * | 1990-02-09 | 1992-04-28 | Rose Communications, Inc. | Proximal cable-less communication system with intentional signal path |
| WO1991012672A1 (en) * | 1990-02-09 | 1991-08-22 | Rose Communications, Inc. | Method and apparatus for selective sideband in a proximal cable-less communication system signal |
| US5101505A (en) * | 1990-02-09 | 1992-03-31 | Rose Communications, Inc. | Method and apparatus for selective sideband signal correction in a proximal cable-less communication system |
| CA2068048A1 (en) * | 1991-05-06 | 1992-11-07 | Douglas D. Cheung | Fault tolerant processing section with dynamically reconfigurable voting |
| DE4232037A1 (de) * | 1992-09-24 | 1994-03-31 | Siemens Ag | Schaltung mit zwei sich gegenseitig synchronisierenden spannungsgeregelten Oszillatoren |
| EP1120913A1 (en) * | 1993-02-05 | 2001-08-01 | Sun Microsystems, Inc. | Method and apparatus for timing control |
| US5341110A (en) * | 1993-07-14 | 1994-08-23 | Watkins-Johnson Company | Low phase noise reference oscillator |
| CA2130871C (en) * | 1993-11-05 | 1999-09-28 | John M. Alder | Method and apparatus for a phase-locked loop circuit with holdover mode |
| DE4442506A1 (de) * | 1994-11-30 | 1996-06-05 | Sel Alcatel Ag | Synchronisierungsüberachung in einem Netzwerk |
| US5821826A (en) * | 1996-06-17 | 1998-10-13 | Burr-Brown Corporation | Oscillator circuit synchronization |
| DE59706267D1 (de) * | 1996-11-26 | 2002-03-14 | Siemens Ag | Synchronisationseinrichtung einer baugruppe |
| DE19831720A1 (de) * | 1998-07-15 | 2000-01-20 | Alcatel Sa | Verfahren zur Ermittlung einer einheitlichen globalen Sicht vom Systemzustand eines verteilten Rechnernetzwerks |
| US6188286B1 (en) | 1999-03-30 | 2001-02-13 | Infineon Technologies North America Corp. | Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator |
| DE10041724A1 (de) * | 2000-08-25 | 2002-03-07 | Daimler Chrysler Ag | Verfahren zur Uhrensychronisation |
| US6718474B1 (en) | 2000-09-21 | 2004-04-06 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for clock management based on environmental conditions |
| WO2003007516A1 (en) * | 2001-07-12 | 2003-01-23 | Telefonaktiebolaget Lm Ericsson | Method for generating and distributing timing signals in order to prevent phase jumps, and redundant apparatus to carry out such a method |
| US7256628B2 (en) * | 2003-01-29 | 2007-08-14 | Sun Microsystems, Inc. | Speed-matching control method and circuit |
| JP4163180B2 (ja) * | 2003-05-01 | 2008-10-08 | 三菱電機株式会社 | クロックデータリカバリー回路 |
| US6970045B1 (en) | 2003-06-25 | 2005-11-29 | Nel Frequency Controls, Inc. | Redundant clock module |
| US7499684B2 (en) * | 2003-09-19 | 2009-03-03 | Ipr Licensing, Inc. | Master-slave local oscillator porting between radio integrated circuits |
| FI20065571A0 (fi) * | 2006-09-19 | 2006-09-19 | Nokia Corp | Signaalinmuodostus multipleksauksella |
| CN117097432B (zh) * | 2023-10-18 | 2024-01-02 | 成都立思方信息技术有限公司 | 分布式高速信号收发系统的时钟同步方法、装置及介质 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL97167C (ja) * | 1952-07-25 | |||
| US3050586A (en) * | 1960-05-20 | 1962-08-21 | Bell Telephone Labor Inc | Reciprocal timing of time division switching centers |
| GB1263276A (en) * | 1969-04-14 | 1972-02-09 | Marconi Co Ltd | Improvements in or relating to clock oscillator arrangements |
| US3769607A (en) * | 1972-03-08 | 1973-10-30 | Bell Telephone Labor Inc | Switched oscillator clock pulse generator |
| GB1425572A (en) * | 1972-03-14 | 1976-02-18 | Post Office | Digital signal regenerators |
| US3859466A (en) * | 1972-05-23 | 1975-01-07 | Siemens Ag | Reciprocal synchronization of oscillators of a time multiplex telephone communication network |
| US3942115A (en) * | 1973-10-31 | 1976-03-02 | Communications Satellite Corporation (Comsat) | Dual pilot redundant AFC system for satellite communications system |
| IT7825268A0 (it) * | 1978-07-03 | 1978-07-03 | Sits Soc It Telecom Siemens | Disposizione circuitale per individuare l'elemento guasto in una pluralita' di oscillatori controllati in fase. |
| US4282493A (en) * | 1979-07-02 | 1981-08-04 | Motorola, Inc. | Redundant clock signal generating circuitry |
| DE2938043A1 (de) * | 1979-09-20 | 1981-04-09 | Siemens AG, 1000 Berlin und 8000 München | Redundantes taktversorgungssystem |
| NL8001903A (nl) * | 1980-04-01 | 1981-11-02 | Philips Nv | Inrichting voor het versterken van een gemoduleerd draaggolfsignaal. |
| US4336505A (en) * | 1980-07-14 | 1982-06-22 | John Fluke Mfg. Co., Inc. | Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise |
-
1982
- 1982-06-01 AU AU84373/82A patent/AU549343B2/en not_active Ceased
- 1982-06-02 ZA ZA823867A patent/ZA823867B/xx unknown
- 1982-06-03 US US06/384,475 patent/US4521745A/en not_active Expired - Fee Related
- 1982-06-04 EP EP82302897A patent/EP0067053B1/en not_active Expired
- 1982-06-04 AT AT84109132T patent/ATE38303T1/de not_active IP Right Cessation
- 1982-06-04 DE DE8282302897T patent/DE3267259D1/de not_active Expired
- 1982-06-04 EP EP84109132A patent/EP0139126B1/en not_active Expired
- 1982-06-07 JP JP57097480A patent/JPS5879340A/ja active Pending
- 1982-06-07 CA CA000404623A patent/CA1182874A/en not_active Expired
- 1982-06-08 NZ NZ200869A patent/NZ200869A/en unknown
- 1982-06-08 IN IN655/CAL/82A patent/IN157651B/en unknown
-
1985
- 1985-11-19 AU AU50070/85A patent/AU565107B2/en not_active Ceased
-
1988
- 1988-07-07 HK HK507/88A patent/HK50788A/xx unknown
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10247764B2 (en) | 2013-07-25 | 2019-04-02 | Daihen Corporation | Method for controlling devices provided with communication function, and device used in implementing the method |
| US11029345B2 (en) | 2013-07-25 | 2021-06-08 | Daihen Corporation | Method for controlling devices provided with communication function, and device used in implementing the method |
| US11624760B2 (en) | 2013-07-25 | 2023-04-11 | Daihen Corporation | Method for controlling devices provided with communication function, and device used in implementing the method |
| JP2015188290A (ja) * | 2014-03-27 | 2015-10-29 | 株式会社ダイヘン | 通信機能を備えた装置、インバータ装置、および、これらの装置が他の装置と通信を開始する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4521745A (en) | 1985-06-04 |
| EP0067053A1 (en) | 1982-12-15 |
| EP0139126A3 (en) | 1985-07-17 |
| IN157651B (ja) | 1986-05-10 |
| EP0067053B1 (en) | 1985-11-06 |
| AU5007085A (en) | 1986-03-27 |
| NZ200869A (en) | 1985-08-30 |
| ZA823867B (en) | 1983-07-27 |
| DE3267259D1 (en) | 1985-12-12 |
| EP0139126A2 (en) | 1985-05-02 |
| ATE38303T1 (de) | 1988-11-15 |
| AU565107B2 (en) | 1987-09-03 |
| HK50788A (en) | 1988-07-15 |
| AU549343B2 (en) | 1986-01-23 |
| AU8437382A (en) | 1982-12-16 |
| CA1182874A (en) | 1985-02-19 |
| EP0139126B1 (en) | 1988-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5879340A (ja) | 発振器の同期方式 | |
| US5059925A (en) | Method and apparatus for transparently switching clock sources | |
| CA1270552A (en) | Clock control circuit for phase control | |
| JPH07336784A (ja) | クロック同期装置 | |
| US7301896B2 (en) | Redundant changeover apparatus | |
| JPH09261210A (ja) | 同期伝送システムの同期クロック分配方式 | |
| JP2538866B2 (ja) | デイジタル位相同期発振器 | |
| WO1994021048A1 (en) | Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop | |
| JPH06327072A (ja) | ディジタル網同期方式 | |
| JPH0267820A (ja) | 標準周波数クロック発生装置 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| US7468991B2 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss | |
| JP2988410B2 (ja) | クロック同期化システム | |
| JP2558240B2 (ja) | 従属同期装置の基準クロック切換回路 | |
| JPH0432330A (ja) | システムクロツク保護方式 | |
| NZ210217A (en) | Phase lock loop:frequency dependent feedback delay to phase comparator | |
| JPH05284017A (ja) | Ｐｌｌ回路 | |
| JPH06177754A (ja) | 位相同期発振回路 | |
| KR100454830B1 (ko) | 무선가입자망 시스템에서 프레임 펄스 제공장치 | |
| JPS61259357A (ja) | 共通バス制御方式 | |
| JPH03154450A (ja) | ディジタル装置の同期方式 | |
| JP2001345789A (ja) | 網同期装置用周波数監視回路 | |
| JP2000013366A (ja) | クロック切替回路 | |
| JPH08288959A (ja) | リングネットワークにおけるクロック切替方法 | |
| JPH0483426A (ja) | 二重化マスタクロックのｐｌｌ回路 |