JPS5878453A - Ｃｍｏｓ半導体の製造方法 - Google Patents

Ｃｍｏｓ半導体の製造方法

Info

Publication number
JPS5878453A
JPS5878453A JP57150164A JP15016482A JPS5878453A JP S5878453 A JPS5878453 A JP S5878453A JP 57150164 A JP57150164 A JP 57150164A JP 15016482 A JP15016482 A JP 15016482A JP S5878453 A JPS5878453 A JP S5878453A
Authority
JP
Japan
Prior art keywords
channel
manufacturing
layer
thick
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57150164A
Other languages
English (en)
Other versions
JPH0691201B2 (ja
Inventor
ジヨン・ワイ・チエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPS5878453A publication Critical patent/JPS5878453A/ja
Publication of JPH0691201B2 publication Critical patent/JPH0691201B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、単一半導体基板上４ｃ　ｃｍｏｓ　（相補形
ＭＯ８）牛導体装置ｔ−製造する方法に関し、特に、１
チヤネルおよびｐチャネルの両チャネル用の自己整合減
チャネルストップならびに２個のチャネルスト、！間の
相互の自己整合（セルファ２イメント）を有するｃＭＯ
ａ装置の製造方法に関するものである。本発明で社、只
−個Ｏマスク（以下１コングリメンタリ”マスクと称す
）ｔ−用いて２個の異９たタイｌのチャネルストツ／を
注入して−る。
一般に、ＣＭＯＢには、比較し得る設計方針のＮＭＯ＆
技術に比べて低消費電力１１１品を製造し得る固有Ｏ技
術が存在している０時にＶＬ８１　（超エルエスアｉ）
時代においては、例えばマイクログロセ、ｔのような大
規模な２／メム論鳳回路装置ではその消費電力には制限
が加えられてしまう、即ち、鱒消費電力にようてチラノ
のｒ−）計数に制限が加えられると共に、これによりて
そＯ集積度および最終的性能に制限が加えられてしまう
・ 従来の製造方法におい、ては、所定の導電性を有する大
暑な基板上に形成したＣＭｏｆＡ装置では、ＮｋＩＤｌ
義置およ装ＰＭＯＩ義置の装方が隣接配置されている。
成るタイｆ（Ｄ＠置のソースおよびドレイ／ＩＩ絖体は
、基、板と同じ導電性のもので、これと反対導電性のウ
ェル（井戸）を通常基板中に形成している。この基板は
電気的接続が施されているソースおよびドレインを包囲
している。
基板の導電性と反対の導電性の半導体装置に対して、ソ
ースおよびドレイン領域が簡単に基板中およびこれに設
けられた電気的接続に注入形成される。
この様な半導体装置は周知で６９、集積率に関して数マ
イクロメータｉｕｉ：ｔで適切に働く。
しかし乍ら、ナｆ（クロン領域まで集積規模を拡大する
と、例え低電圧しか印加されていなくとも、ソース・ド
レイン間の距離が短くなるためにこれらの間で一ンチス
ルーが生じてしまう欠点がある。更に、ＮＭＯＩおよび
ＰＭＯ８装置の近接距離が増大し、浮遊Δイボー２トラ
ンジスタ・の形成によって簡単にラッチアワ１問題が起
きていた・ これらの欠点のいくつかを解決する試みが行なわれ、例
えばウェルを半導体装置の第２のグルーグに対しても設
けることが行われえ。これと類似の考え方がＩｇＤＭ〆
イノ、スト１９８０年、第７５２〜７５５頁−に開示さ
れている。しかし乍ら、半導体構造中にチャネルストラ
グを形成していないために、未だＮＭＤＢおよびＰＭＯ
Ｉ装置間にリークの問題が残存しておシ、これによって
ＮとＮおよびＰとＰの間で、２．チア、ｆおよびリーク
が発生している。
本発明の目的は、上述した従来の欠点を除去し、ｎシよ
びｐ！ｉｌｌの導電性の領域を有する半導体基板上にＣ
ＭＤＩ半導体装置を形成するＫ［ｌ、これら領域中にソ
ース、ドレインおよびｆ−）部分を形成すると共にこれ
ら部分中に電気的接続部を形成する製造方法を提供する
ことにある。
本発明による製造方法には、同一導電性の領域間に自・
己整合履チャネルスト、ｆおよび反対導電性Ｏ領域間に
４このチャネルストッゾヲ形成する方法が包含゛されて
いる。
高度Ｋｌ’−グされた領域である自己整合証チャネルス
ト、ｆを１個のみのマスク（以下、輪コングリメンクリ
マスク”と称する）を用いて形成することを本発明方法
の特徴とする。
この方法紘、 ａ）半導体基板上に形成し九酸化物層中にｎチャネルお
よびｐチャネル半導体装置用の開口廖をあけ、 ｂ）複合レジストによってｐチャネル装置を被覆するた
めのコングリメンタリマスクを形成すると共に鳳チャネ
ル装置を注入し、 ＠）上記複合レジストおよび鳳チャネル装置の両方Ｏ上
に金属層を蒸着し、 ｄ）上記複合レノストを被覆している上記金属層の部分
を取除き、 ・）この金属Ｊ−の残余の部分をマスクとして用いてｐ
チャネル装置を注入する手段から構成される。
自己整合型チャネルストッｌによって論チャネルおよび
ｐチャネル装置用の高いフィールドスレ、シュホールド
電圧が得られる。寄生パイーーラトランジスタの形成を
回避できる利点がある。その理由は、チャネルストップ
用のイオン注入から高度にドーグした領域によりて、パ
（／−９）ランジスタのペースが形成されない。
２つのチャネルストップ用の相互自己整合によって高い
一母、キング１１度が実現できる。その理由として社、
レジストレージ、ン許容誤差のためにチャネル１１１１
間に分離を必要とせず、これによりてｐ＋およびｎ＋チ
ャネルストッ／間のオーバー２ツゾを回避できるためで
ある。このオー・（−２ツノを防止しないと、ｐ　およ
び一部分の補償を行なりてしまい、この結果、軽くドー
グされた領域が形成されてしまう、更に、装置の性能（
ピンチスルー電圧、２個のチャネルストツノ関の電圧）
杜、不贅合によって悪影響を受けない効果がある。最後
に、ｐｌｉおよび１１臘チヤネルストツゾの両方を形成
するための注入に僅か１個のみのマスクで嵐い特徴があ
る・以下図面を参照し乍ら本発明を詳述する。
第１ａ図において、半導体基板１０を設け、この基板と
してシリコンが好適で１）シ、本例ではこれを約Ｓ　Ｘ
　１　Ｇ”　ａｔ＠ｍｓ／ｃｓ＋’の１臘一度で軽くド
ーグしである。この基板ＪＯＯ上に誘電体層１２が形成
されている。この層１２の材料としては二酸化けい素、
所■フィールドオキサイＹと呼ばれるけｖｈ素を用い、
本例では約４，０００〜ｓ、ｏ　ｏ　ｏ　ｌの厚さで形
成する。ｔた、本例では基板をｌ源材料でドープしであ
るが、これに限らすν源材料でドー！した基板を用いる
ことが出来る。
ＮＭＯＩおよびｐＭＯｇ　ｇ置を製造するために、複数
個の開口を誘電体層１２中に形成し、図において１個の
開口１４をＮｉ＆）ｇ用に、他の開口１６１にＰＭｏ８
用とし、従来のマスタ法および工、チング技術を駆使し
て、これら開口の下に存在する基板の部分を露出させる
。これら開口によりて１チヤネルおよびｐチャネル領域
を規定し、これら領域は後にＮＭＤ８およびｐＭＯａ装
置Ｏソース、ドレインおよびチャネル領域となる０次に
ｓ　ＩＥ　ｔｂ図に示すように、１コン／リメンタリ１
マスクと呼ばれている合成レゾストマスク１８をｐチャ
ネル装置を有するこれら開口を包含して形成する０次に
、Ｐ盟イオン、例えば？ロンを注入しく矢印２０で示す
）、半導体基板中にＰ！ｊＩｉウェル２２およびｐ＋領
領域チャネルストッｆ）２４を同時に形成する。このイ
オン注入は以下の条件で行なう。即ち、原子のピーク分
布がシリコン／二酸化シリコンの境界線のすぐ下側のシ
リコン基板中に存在（つまシ、基板１０の厚さの数百１
以内の基板中に存在）するようにし、酸化物形成におけ
る変ＩＩｂ′ｔ′回避している。このことによりて、チ
ャネルストラグ領域２４のｐ皺ドーｆ一度は表面の近傍
で最高値となり、他方、ｐｔｌｉウェル２２中のＰ臘ド
ー！ｌ１ｌｌｌＬは、ｐ皺つェル０＠さの約半分の深さ
で最高値となる。
このチャネルス）ｙノ領域の境界面近傍のピーク分布位
置によって、隣接するトランジスタ間の漂遊導電率を減
少するように作用する。
次ＫＮＩＩイオン例えばリンをＰＭタウエル中注入し、
この表面領域を反対塵でドーグする。
このイオン注入エネルイは十分に低いものでリン原子−
がフィールド酸化物を浸透しないようなエネルイとする
。従ってチャネルストラグ領域は、このリン注入により
で悪影響を受けない。
与えられ九スレ、シュホールド電圧全体を制御するため
に、この反対臘のドーグ方法は好適なものであ）、この
方法に関して蝶本願人の米国特許出願第１４２，９０２
号（１９８０年４月２３日出願）明細書に詳述されてい
るが、この方法は本顯発ｇｌｉｔ構成するものではない
。
簡単な実験に゛よりて、所望のドーピンググルフィル（
輪郭）を確立するために必ｌ１１に特別の条件を決定で
自る０例えば、４ｏｏｏ１厚の二酸化ｆｆい素Ｏ層に対
して、１２０　ｋ＠Ｖ　テＩＸＩ　Ｇ”／３２の放射線
量で深いがロンの注入およびに２００・Ｖで’ｎ　Ｘ　
１０”／ｍ’の放射線量で浅いリンの注入によりて、ｐ
臘りエルおよびチャネルストラグ領域の両方に所望のド
ーピンググロフィルを十分に形成できる。ｐ臘領域にお
いて、これらの条件の下で注入した原子のピーク分布は
、シリコン表面下約０．４μｍの処に存在する。
次に、金属層２８を例えば蒸着によりて装置全体を覆う
ように形成する。この金属層の厚さを十分に薄く設ける
ことによりて、複合レノストによって覆われ九領域およ
びそれ揚種われていない領域との間に不連続部分を形成
できる。
（第１＠図参照） ζζで、この複合レジスト層ｘａ（−ｇコン！リメンタ
リマスク）について説明する。即ち、フォトレノストの
１つの層で越、連続して行なわれる除去技術を完了する
Ｏｖｃは十分なものでなく、こＯ理由として杜、種々存
在する。ｔｓｌに、本例で採用し友ように、複合フォト
レゾストは、金属層２１の厚さの少なくとも２倍の厚さ
でなければならず、この理由社、金属を除去中にレジス
トエ、ゾにおける金属の不連接部分管設けるためである
。この金属層の所、望の厚さはそれの渦直の逆関数であ
る０例えば、アルミニ、−ム金属層を約５，０００Ｘの
厚さで形成する一方、金の金属層を約２．５００１０厚
さで形成する。イオンイングランテーシ曽ン（注入）に
おけるこの金属層の目的は以下に説明する。
また、単一７オドレノスト層に関する間趙点として社、
この層で紘所望の解像度および所望の一輪郭を同時に得
られない暢この単一層が厚ければ厚い程、解像度が低下
する。複合レジスト層の厚さは１通常従来よ）用いられ
ているレゾスト層の厚さよシ厚いものが所望される。理
想的に社、所望の金属除去精度を得るために。
急勾配な側ｌｌまたは僅かな切ル落しが必要となる。２
層壜り拡それ以上の層から成る複合レジストを用いるこ
とによりて所望の幾何学形状が実現できる。また、本発
１ｊｌＫ利用し得る複合しシストの製造方法には多数の
方法がある０例えば、約２Ｊ鯛厚め厚い７第１トレノス
ト層、または約１μ禦厚のＩリシリコン層１１ｍに薄い
（約０．５〜１μ−）フォトレゾスト層ｌｓｂをかぶせ
て製造する。この薄いフォトレゾスト層によりて所望の
高解像度が得られる。上側のレジスト層に／ｌターンを
形成しこれをマスクとして用い、下側のレジスト層は、
少し過現像ｔたは少し過度の工、チングされ、１マツシ
、ルーム１効果として公知である現象が得られる。／リ
シリコン拡フォトレジストより嵐好な注入マス−り・で
あるので、４リシリコンを下側の層として用いることが
有効である。しかし乍ら、この４リシリコン層は上側の
フォトレゾスト層の除去作業中に分解されないので、例
えばＣＦ４ｆラズマによりて工、チンダする必要がある
。また、この／２ズマエ、チンダに対する抑止層を形成
するために、約２００１ｏ極めて薄い酸化物＜ｍ示せず
）を一般に、このポリシリコンの堆積に先立って成長さ
せ、これをグッズマ工、チング停止用として機能させる
と共にシリコン基板表面を保護する。後に、この薄い酸
化物を剥ぎ、後述するように再成長させｒ−）酸化物を
形成する。
ま九、この代シに、複合レジスト１８として、３層レゾ
スト構造（図示せず）ｔ−用いることもできる働代表的
なものとしては、厚い（約２μｍ）フォトレゾスト層を
基板上に形成し、その後で、約ｘ、ｏｏｏＸの金属層、
例えばアルギ、シリコンを九はｒルマニ、−ム層を重ね
、更にＯ，Ｓｆｉ講〜］Ｊ１ｍ１１度の薄い７オトレゾ
スト層で被覆する。
レゾストを分解することによりて複合レゾスト１１を除
去し、これの下側に存在する金属層１＃を取出し、ＩＨ
ｌ［株］図に示すような構造にする・ＮｗＬイオン、例
えばリンを注入しく矢印３０で示す）、ｎ臘りエル３２
および？領域（＝チャネルスト、ｆ）１４會同時に形成
する。
Ｐａｌイオンの注入のように、この注入条件を以下Ｏよ
うに行なう、ｊ！子の、ピーク分布が、基板／フィール
Ｐ＃Ｉ化物の境界面２６の少し下＠０基板中に存在する
ように注入する０例えば？ロンのようなＰＷイオンをｍ
臘つェル１２に注入し、前述のｐａｌｌウェルの形成時
のように反対臘で表面領域をドーグする。ｎチャネル領
域上の金属マスク２８はこれち領域をイオン注入よｈａ
ｍしている。従って、この金属の種類および厚さは、上
述した種々の条件を満した上で、イオン注入を効果的に
停止するように機能する０図面かられかるように、ｐチ
ャネルおよびｎチャネルストップの両方共、相互に点３
６で自己整合している。ｔた、隣接の１およびｌチャネ
ル装置ならびにｐおよびｐチャネル装置間における自己
整合（七ルアアライメント）も同様に達成できる・ 次に、最終製品を製造するために、従来公知の技術を駆
使して基板の＃１１ｍ１を行なう０例えは約４００１の
厚さのｒ−Ｆ酸化物をシリコン基板表面上に成長させる
。ｎ＋で高度にドーグした一すシリコンＯｒ−トを７オ
トレゾストのマスクを用いてその上に形成する。ｎチャ
ネル装置用にソースおよびドレイン（ｍ＋）ならびにｐ
チャネル装置用にソースおよびドレイン（ｐ”）ｔ　。
従来ｏ　ｃｗｏａ　ｇ造技術を駆使して注入する。適当
な接点孔を従来のマスキングおよびエツチングによって
形成すると共に、全体表面を金属化する。最終電極・臂
ターンを従来の方法によって形成する。
第２図（断面図１、）に示すように、ｓｓＨ，ソースで
４０はドレイン領域であシ、領域２２上にＩリシリコン
ｆ−ト４１が形成されておル、こ−れによってｍｓ装置
を構成する。電極４６がソース領域に接触する一方、電
極４８がドレイン領域に接触する。ｒ　　）酸化物５０
によりてｌリシリ；ンｒ−）４ｊｉ半導体表面から分離
している。同様に、ＰＭＯ８装置において、ダート酸化
物ｊ２によりて領域３２上に位置しているぼりシリコン
ゲート１４を半導体表両から分離している。電１１５６
は懺面領域ｓ　ａ　Ｋ、ｌＩ触すると共に電極−−はド
レイン領域６２に接触する。
勿論、他ＯＩｉ触方法を採用できる０例えば、溶解し−
いｆ−）処理方法を用いることができ、この方法では、
例えばタングステンまたはモリノデンを離溶解性のｒ−
）金属を用いる。また、これの代シにアルミや金属酸化
けい素ｔ４”　−）金属として用いることもできる。
従りて、本発明による製造方法は； ａ）半導体基板上の酸化物層中に１チヤネルおよびシチ
ャネル半導体装置用の開口窓（マスクＡＩ）をあけ、 ｂ）複合レジスト１８によりてＰｆヤネル装置を被覆す
るためのコンプリメンタリマスクを形成すると共に、イ
オンを注入して鳳チャネル半導体装置（即ち、ｐ溢つェ
ルおよびｐ＋チャネルストップ）を形成しくマスク４２
）、り上記複合レノストおよび１チヤネル装置の両方の
上に金属層２６を蒸着させ、 ｄ）この複合レノストを被覆している金属層の部分を除
去し、および ：；ン ・）残余の金属層の部分をマスクを用いてｐチャネル装
置（即ち、電型ウェルおよび？チャネルストッｆ）をイ
オン注入して形成することを特徴とする。
次に、あくまでも説明のためのみであるが、完全な半導
体装置（４リシリコンｒ　−）　）　’Ｉｌｌ造するた
めの残余のステ、グ紘； ｆ）ｒ−）酸化物を形成し、 ｇ）　　／リシリコンを堆積させると共に、１型（例え
ばリン）の不純物原子をこの中に拡散させ、 ｈ）このポリシリコン？”　−）　ｆ：ｎチャネルおよ
びｐチャネル装置用に規定すると共に、ｐ誠（例えば−
口ン）イオンを総てのソースおよびドレイン（両翼およ
びｐチャネル）に注入（マスク雇３）し、 １）鳳チャネル装置用にｎ＋領領域規定すると共に、す
でに注入した＆Ｒン原子を過補償することによって諷チ
ャネルのソースおよびドレイン用にａｍ＜例えばひ素）
イオンを高度に注入・　認・・□；１ しくマスク雇４）、 ｊ）接触孔（マスクＪｉ６）を規定すると共にメタルノ
譬ターン（マスクＡ６）を形成することを包含している
。
本発明を実施に当って重要な点は、金属の除去に成（転
）するかによって決定されてしまう、この除去は、イオ
ン注入中にレノストをマスクとして用いてしｉりた後か
ら行われるものである。
この金属の除去は困難なものである。その理由は、レノ
ストの輪郭をイオン注入０１ｋＫ金属除去に好適となる
ように維持することが離しいものであるためである。従
って、上述した複合レジストを採用することによってこ
の問題を解決している。
この金属の除去能力を複合レジストと従来のモノリシッ
クレノストとを比較するために、１ｊｌＩＩＩのポリシ
リコンと１＃ｌＩのレゾレイ（１ｉｈｉｐｌ＠ｙ）ムｚ
７オトレノストから成る複合レゾスト層を、２００．１
（Ｄ８１０２をグラズマエッチングストプッとして利、
用し乍ら、シリコン基板上に堆積させた。まえ、２μ層
０ＡＺ７オトレゾストから成る単一層をシリコン基板上
に堆積させた。６，０００１のアル電層を各レジスト層
上に覆って堆積させ九、その結果、このアル電層を複合
レジストから除去できたが、モノリフツクレノストから
はできなかりた。
本明細書で開示した製造方法によって１チヤネルおよび
１チャネル半導体装置間に自己整合［８”チャネルスト
ッ゛／ならびにｐチャネルおよびシチャネル半導体装置
関に自己整合Ｗｉｐチャネルストッｆを設けることがで
きる。また、この方法によれば、これら２つのチャネル
ストツノ関に相互自己整合を設けることができる。
上述の実施例においてＩｄ、ｖｓチャネル装置のイオン
注入をｐチャネル装置のイオン注入に先立って行りてい
たが、所望に応じてこのイオン注入の順序を逆にするこ
ともできる。更に、本発Ｔ＠Ｏ方法を、郷縁基板、例え
ばナファイヤに形成されたＣＭＯｇ　Ｍ置（ＣｋｌＫ）
８７８０ｇ　）　ＯＩｌｌ　造ニ４　応用できる。この
ような装置において、ｌおよびｐ雛鳥を前述したコンプ
リメンタリマスクを用いて注入することかで亀る。
ＭＯＳ　ＦＩＴ　Ｃ）　ｌ！造の夷 先ず、前述の手順に従って、ｐチャネルおよびｎチャネ
ル装置（Ｍ０８　ｒｇ’ｒ　）のプレイが製造されてい
るものとする。フィールド酸化物１２の厚さａ４，００
０Ｘｆ、？’　−）　１ｍ化物ｉ　ｏ　、　５　Ｊの厚
さ線量４００Ｘでありた。＃ロンを深く注入して、ｐａ
ｌウェル２２およびｐ＋チャネルストｙ　７’　ｊ　４
　ヲ１２０　ｋｅｙ　テＩ　Ｘ　１　Ｇ”７ｃｍ２Ｏ’
１ｄ１４線量の条件の下で規定し九・次にリンを浅く注
入して、ｐｍｍウェル２００　ｋｅｙで９　Ｘ　１０”
／（ＩＩ”の放射線量の条件の下で反対臘にドーグして
臘チャネル装置を形成した・また、リンを深く注入シテ
、３００　ｋｅｙ　テ、１．５　Ｘ　１０”／ＩＩ”　
Ｏ放射線量の条件化で１１ｍウェルＪ２および１＋チヤ
ネルスト、ｆ３４を規定した０次に一口ンを浅く注入し
て＊＠ｆｔｘルを５０　ｋｅｙ　”ｔ’　７　Ｘ　１−
０’％駆２の放射線量で反対臘にドー！し、ｐチャネル
装置を形成した。コンプリメンタリマスクには、２　ｏ
Ｏｉ　Ｏ８ｉ０ｚ　ｆ５１　！−”　ｙ　ｆ　スＦ　ｙ
　７”　ト、７＃＋ｓＯ−リシリコン層とＩＪｈｓＯシ
／レイ（８ｈｉｐｌａｙ）層を覆ってアル９層（６，０
００１厚）を堆積させた。ＰＭＯ８装置のソース５８お
よびドレイン６２領域を−ｏ　７（Ｄ注入（２５ｋｅｙ
　テ５Ｘ１０１４１０ｎ２０線量の下で）して形成した
と共に、ＮＭＯ８装置のソースＪ１お゛よびドレイン４
ｏ懺域を同一様に注入によりて形成した０次に、ＮＭＯ
８装置のソースおよびドレイン領域ｆ　１５０　ｋｅｙ
、　１．５　Ｘ　１０１５／ｃｘａ”ｏ線量でひ素を注
入して前のｐ臘ドーグのための過度補償を行なりた。ｒ
−ト接点４　Ｊ　、５４をリンを拡散し九ポリシリコン
で形成した。ソースおよびドレイン接点４６，４８．５
６およヒａ　ｏ　ｆ　４，００　ｏｌ　ＯＡ４’Ｗ：Ｔ
ｌ　テ構ｋｔ、シｆＬ。
第３ｍｇおよび＠３ｂ図は、ｌ−のｌチャネル＞よＵ１
ｆ＋４ｋＭＯ１１ＷＥＴｃ）１−Ｖ％性（所定のｒ−）
電圧Ｖ、をノ膏うメータ）を表わす、鳳およびｐチャネ
ル装置轡の低いスレ、シュホールド電圧（Ｖｔ　＝３０
０　ｍＶ　−−３００ｖｍＶ　）　オＬ　ヒ高イハ’ン
チスルー電圧（Ｖ、ｉｇ＝８Ｖおよび一１１Ｖ）が得ら
れた。これによりて０ＭＯ８ＶＬ８Ｉ　ｇ遣方法への適
用性が表示されている。ｔた、高いスレ、シ。
ホールド電圧（１４ｖおよび一３２ｖ）が−およびｐチ
ャネルフィールドトランジスタ（寄生トランジスタ）用
に得られた。
まえ、本発明による製造方法を、ｎチャネルｋ　ヨヒＰ
　ｆ　ｑネ＃　ＭＯｌｉ　ＰＥＴと、ＣＭＱＢｌＢＣＭ
Ｊの一連のインノ童−夕と３１　ｊｉｉｊ　ＣｋＭ）８
／Ｂｏｇリング発生器の総てをワンチップ上に形成した
ｃｈｓｏａｙｓｏａ　軸体装置に同様のゾロセスＡ２メ
ータを用いて応用することができる。Ｃれらｌ＆）８　
ＦＩＣＴおよびインバータ社正しく機能した。このリン
グ発振器は１４８　ｐｓの速度および７０−の消費電力
、Ｖ□＝１２ｖおよび２　ｍｓ　％ｖＤｎ　＝３　Ｖで
０．　！！　ｍＷで嵐好に作動した。
【図面の簡単な説明】
第１ｍ−籐１ｄ図は、本発明の牛導体製造方法によって
ＣＭＯ８半導体装置を構造する場合の各製造過−におけ
る装置の断面図、第２図は９１図の装置の最終装置Ｏ断
面図、第３ａ〜第３ｂ図は、本発明方法によって製造し
九ＭＯｓ　を鳶Ｔの一実施例のＶ□−■。、４１性を示
すダ２フである。 １０・・・基板、１２・・・誘電体層、１４．１６−・
開口、１８・・・コンプリメンタリマスク、２２・−ｐ
朦つェル、２４・・・チャネルスト、ｆ領域、７　ｇ−
・・境界面、ｘ　ｓ　・・・金属層、ｓ　、ｖ−ｍ　ｍ
ウェル、３８．５８・・・ソース、４０．６２・−・ド
レイン、４２．５４−・・ｒ−ト接点。 出願人代理人　弁理士　鈴　江　武　彦特許庁長官　　
若　杉　和　夫　　殿 １．事件の表示 ４！願昭５７−１５０１６４号 ２、発明の名称 ＣＭ０８半導体の製造方法 ３、補正をする者 事件との関係　特許出願人 ヒユーズ・エアクラフト・カンノ母ニー４、代理人 昭和５７年１１月３０日 ６、補正の対集

Claims (1)

  1. 【特許請求の範囲】 １、ｍｊｉｌおよびｐＨ導電性の墓チャネル領域および
    ｐチャネル領域をそれぞれ設け、これら領域中にソース
    、ドレインおよびｒ−ト部分を形成し、これら部分に電
    気的接点を形成して半導体基板上にＣＭＯ８半導体装置
    を製造する方法′において、同一導電性の領域間および
    反対導電性の領域間に自己整合部のチャネルストッｆｔ
    形成するようにしたことを特徴とするＣＭＯＩ半導体の
    製造方法。 ２、前記反対導電臘の領域間の前記チャネルスト、ｆを
    相互に自己整合させるようにし九ことを４１１１とする
    特許請求の範囲１１１項記載の製造方法・ ３、ａ）′前記半導体基板上に形成した酸化物層中にｌ
    チャネルおよびｐチャネル装置用ＯＮ口窓を形成し、 ｂ）複合マスクを用いてｐチャネル装置を被覆するため
    のコンプリメンタリマスクを形成すると共にイオンを注
    入してロチャネル装置を形成し、 ＠）この複合レノストマスクおよび前記ｎチャネル装置
    の上に金属層を蒸着し、 −）前記複合レジストマスクを被覆する前記金属層０部
    分を除去すると共に。 ・）前記金属層Ｔｏ残余の部分をマスクとして用いてイ
    オンを注入し、前記ｐチャネル装置を形成する方法によ
    りて、前記自己整合臘チャネルストツノを形成するよう
    にしたことを特徴とする特許請求の範囲第１項記載の製
    造方法４、前記コンプリメンタリレジストマスクに少な
    く・とも２つＯｓを設けたことを特徴とする特許−求の
    範囲第３項記載の製造方法。 ５、前記コンプリメンタリレジストマスクを少なくとも
    前記金属層の２倍の厚さとしたことを特徴とする特許請
    求の範囲第４項記載の製造方法。 ６、前記コンプリメンタリレジストマスクを、前記基板
    上に形成した約２μｍの厚さの７オトレノストの厚い層
    およびこの厚いフォトレノスト層上に形成した約０．５
    〜ｌ−厚の薄いフォトレゾスト層によりて構成するよう
    にし九ことを特徴とする特許請求の範囲第５項記載の製
    造方法。 ７、　前記コンプリメンタリレノストマスクを、約１μ
    −の薄いポリシリコン層およびこの層上に形成した約０
    ．５〜１１１講の厚いフォトレジスト層によって構成す
    るようにしたことを特徴とする特許請求の範囲嬉５項起
    載Ｏ製造方法。 ８、前記ロングリメンタリレシストマスクを、前記基板
    上に形成した約２μ鯛の厚いフォトレゾスト層と、この
    フォトレノスト層上に形成した約１．０００１（Ｄ薄い
    金属層およびこの金属層の上に形成した約０．５〜ｌ声
    鋼の薄いフォトレゾスト層によりて構成するようにした
    ことを特徴とする特許請求の範囲第５項パ記載の製造方
    法・９、前記半導体基板にシリコンを設けると共に前記
    酸化物層に二酸化けい素を設けたことを特徴とする特許
    請求の範囲第３積記載の製造方法。 １４Ｌ　前記基板中にＺａン原子を注入してｐ戴つェル
    およびｐチャネルストラグを形成すると共に、こ（Ｄｐ
    ＠ウェル中にリン原子を注入してｎチャネル装置を形成
    するようにしたことを特徴とする特許請求の範ｍ第９項
    記載の製造方法。 １１、　前記基板中にリン原子を注入してＩＩ飄タウエ
    ルよびｔチャネルストラグを形成すると共に、このｍｔ
    ｊ＆ウェル中に一ロン原子を注入してシチャネル装置を
    形成するようにし九ことを特徴とする特許請求の範Ｓ籐
    ９項記載ｏＲ造方法。 １１　前記イオンを、原子のピーク分布が前記基板中の
    前記酸化物層０１度下側に存在するような秦件で注入さ
    せるようにしたことを特徴とする特許請求の範囲第３積
    記載の製造方法。 １３、前記金属層をこれの密度の逆関数となる厚みで形
    成する−うにしたことを特徴とする特許請求Ｏ範１１ｊ
    １３項記載の製造方法。 １４、前記金属層を約５，０００ｉの７に書ら＆＝ムま
    たは約２．５００１の金によって構成するようにしたこ
    とを特徴とする特許請求の範囲第１３項記載の製造方法
    。
JP57150164A 1981-08-31 1982-08-31 Ｃｍｏｓ半導体装置の製造方法 Expired - Lifetime JPH0691201B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US297903 1981-08-31
US06/297,903 US4411058A (en) 1981-08-31 1981-08-31 Process for fabricating CMOS devices with self-aligned channel stops

Publications (2)

Publication Number Publication Date
JPS5878453A true JPS5878453A (ja) 1983-05-12
JPH0691201B2 JPH0691201B2 (ja) 1994-11-14

Family

ID=23148206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57150164A Expired - Lifetime JPH0691201B2 (ja) 1981-08-31 1982-08-31 Ｃｍｏｓ半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4411058A (ja)
EP (1) EP0074215B1 (ja)
JP (1) JPH0691201B2 (ja)
DE (1) DE3278184D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214459A (ja) * 1985-07-11 1987-01-23 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 半導体装置の製造方法
JP2008507141A (ja) * 2004-07-28 2008-03-06 インテル・コーポレーション 相補型金属酸化膜半導体集積回路のｎｍｏｓ及びｐｍｏｓトランジスタを用いた異なる複数のゲート誘電体の使用方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399605A (en) * 1982-02-26 1983-08-23 International Business Machines Corporation Method of making dense complementary transistors
US4471523A (en) * 1983-05-02 1984-09-18 International Business Machines Corporation Self-aligned field implant for oxide-isolated CMOS FET
US4710477A (en) * 1983-09-12 1987-12-01 Hughes Aircraft Company Method for forming latch-up immune, multiple retrograde well high density CMOS FET
US4570331A (en) * 1984-01-26 1986-02-18 Inmos Corporation Thick oxide field-shield CMOS process
US4535532A (en) * 1984-04-09 1985-08-20 At&T Bell Laboratories Integrated circuit contact technique
DE3584113D1 (de) * 1984-06-15 1991-10-24 Harris Corp Verfahren zum herstellen selbstjustierter bereiche in einem substrat.
US4599789A (en) * 1984-06-15 1986-07-15 Harris Corporation Process of making twin well VLSI CMOS
US4578859A (en) * 1984-08-22 1986-04-01 Harris Corporation Implant mask reversal process
US4696092A (en) * 1984-07-02 1987-09-29 Texas Instruments Incorporated Method of making field-plate isolated CMOS devices
US4600445A (en) * 1984-09-14 1986-07-15 International Business Machines Corporation Process for making self aligned field isolation regions in a semiconductor substrate
US4558508A (en) * 1984-10-15 1985-12-17 International Business Machines Corporation Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
JPS6197859A (ja) * 1984-10-18 1986-05-16 Matsushita Electronics Corp 相補型ｍｏｓ集積回路の製造方法
US4584027A (en) * 1984-11-07 1986-04-22 Ncr Corporation Twin well single mask CMOS process
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
US4604790A (en) * 1985-04-01 1986-08-12 Advanced Micro Devices, Inc. Method of fabricating integrated circuit structure having CMOS and bipolar devices
WO1987005443A1 (en) * 1986-03-04 1987-09-11 Motorola, Inc. High/low doping profile for twin well process
US4889825A (en) * 1986-03-04 1989-12-26 Motorola, Inc. High/low doping profile for twin well process
US4707455A (en) * 1986-11-26 1987-11-17 General Electric Company Method of fabricating a twin tub CMOS device
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
NL8802219A (nl) * 1988-09-09 1990-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd.
JPH0824171B2 (ja) * 1990-05-02 1996-03-06 三菱電機株式会社 半導体記憶装置およびその製造方法
KR920008951A (ko) * 1990-10-05 1992-05-28 김광호 더블도우프된 채널스톱층을 가지는 반도체장치 및 그 제조방법
DE69415040T2 (de) * 1993-10-12 1999-07-15 H.B. Fuller Licensing & Financing, Inc., Wilmington, Del. Polystyrol-ethylen/buthylen-polystyrol schmelzkleber
US5863977A (en) * 1993-10-12 1999-01-26 H. B. Fuller Licensing & Financing, Inc. High molecular weight S-EB-S hot melt adhesive
US5619053A (en) * 1995-05-31 1997-04-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an SOI structure
US5956583A (en) * 1997-06-30 1999-09-21 Fuller; Robert T. Method for forming complementary wells and self-aligned trench with a single mask
US6133077A (en) 1998-01-13 2000-10-17 Lsi Logic Corporation Formation of high-voltage and low-voltage devices on a semiconductor substrate
US6093585A (en) * 1998-05-08 2000-07-25 Lsi Logic Corporation High voltage tolerant thin film transistor
US6323103B1 (en) 1998-10-20 2001-11-27 Siemens Aktiengesellschaft Method for fabricating transistors
US6348736B1 (en) * 1999-10-29 2002-02-19 International Business Machines Corporation In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US6764890B1 (en) * 2003-01-29 2004-07-20 Cypress Semiconductor Corporation Method of adjusting the threshold voltage of a mosfet
KR100685926B1 (ko) * 2003-06-11 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
US8497167B1 (en) * 2007-01-17 2013-07-30 National Semiconductor Corporation EDS protection diode with pwell-nwell resurf

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270779A (en) * 1975-12-09 1977-06-13 Fujitsu Ltd Manufacture of complementary-type integrated circuit
JPS52143782A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Construction of complementary mis-ic and its production
JPS5691461A (en) * 1979-12-25 1981-07-24 Fujitsu Ltd Manufacturing of complementary mos integrated circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3892609A (en) * 1971-10-07 1975-07-01 Hughes Aircraft Co Production of mis integrated devices with high inversion voltage to threshold voltage ratios
US3983620A (en) * 1975-05-08 1976-10-05 National Semiconductor Corporation Self-aligned CMOS process for bulk silicon and insulating substrate device
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
US4046606A (en) * 1976-05-10 1977-09-06 Rca Corporation Simultaneous location of areas having different conductivities
JPS5413779A (en) * 1977-07-04 1979-02-01 Toshiba Corp Semiconductor integrated circuit device
US4224733A (en) * 1977-10-11 1980-09-30 Fujitsu Limited Ion implantation method
GB2024504B (en) * 1978-06-29 1982-10-20 Philips Electronic Associated Manufacture of integrated circuits
JPS5529116A (en) * 1978-08-23 1980-03-01 Hitachi Ltd Manufacture of complementary misic
IT1166587B (it) * 1979-01-22 1987-05-05 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari ad alta integrazione per tensioni elevate
US4306916A (en) * 1979-09-20 1981-12-22 American Microsystems, Inc. CMOS P-Well selective implant method
US4315781A (en) * 1980-04-23 1982-02-16 Hughes Aircraft Company Method of controlling MOSFET threshold voltage with self-aligned channel stop

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5270779A (en) * 1975-12-09 1977-06-13 Fujitsu Ltd Manufacture of complementary-type integrated circuit
JPS52143782A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Construction of complementary mis-ic and its production
JPS5691461A (en) * 1979-12-25 1981-07-24 Fujitsu Ltd Manufacturing of complementary mos integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214459A (ja) * 1985-07-11 1987-01-23 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 半導体装置の製造方法
JP2008507141A (ja) * 2004-07-28 2008-03-06 インテル・コーポレーション 相補型金属酸化膜半導体集積回路のｎｍｏｓ及びｐｍｏｓトランジスタを用いた異なる複数のゲート誘電体の使用方法

Also Published As

Publication number Publication date
JPH0691201B2 (ja) 1994-11-14
DE3278184D1 (en) 1988-04-07
EP0074215A2 (en) 1983-03-16
EP0074215B1 (en) 1988-03-02
US4411058A (en) 1983-10-25
EP0074215A3 (en) 1984-12-27

Similar Documents

Publication Publication Date Title
JPS5878453A (ja) Ｃｍｏｓ半導体の製造方法
US4213139A (en) Double level polysilicon series transistor cell
JPS5940297B2 (ja) 大規模集積回路の製造方法
US4459741A (en) Method for producing VLSI complementary MOS field effect transistor circuits
DE102006015076B4 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
JPS63304657A (ja) 半導体装置の製造方法
US4455737A (en) Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4277881A (en) Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4506437A (en) Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4491856A (en) Semiconductor device having contacting but electrically isolated semiconductor region and interconnection layer of differing conductivity types
JPS60100469A (ja) 半導体装置
US4587711A (en) Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
JPS60219762A (ja) Ｃｍｏｓ集積回路の能動ゾーンおよび／またはゲートの相互接続方法
US6248619B1 (en) Method of manufacturing a semiconductor device
DE19702531B4 (de) IPG-Transistor mit vertikalem Gate-Komplex und Verfahren zu dessen Herstellung
KR0150671B1 (ko) 주변회로영역과 셀영역이 서로다른 소자분리 구조를 갖는 반도체소자 제조방법
KR100418517B1 (ko) 전력용 모스트랜지스터
JPH01220467A (ja) 半導体集積回路装置
JP2550302B2 (ja) 半導体装置の製造方法
JPS60160168A (ja) Ｍｏｓ型半導体装置の製造方法
JPH02174258A (ja) 遅延セル
KR0172814B1 (ko) 실리콘 성장을 이용한 soi의 제조방법
JPH02106043A (ja) 半導体装置の製造方法
JPS6159750A (ja) 半導体装置およびその製造方法
JPS62244163A (ja) 半導体装置