JPS587837A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS587837A JPS587837A JP10499981A JP10499981A JPS587837A JP S587837 A JPS587837 A JP S587837A JP 10499981 A JP10499981 A JP 10499981A JP 10499981 A JP10499981 A JP 10499981A JP S587837 A JPS587837 A JP S587837A
- Authority
- JP
- Japan
- Prior art keywords
- film
- poly
- oxide film
- layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に絶縁膜によ
る素子分離技術に好適な半導体装置の製造方法に関する
。
る素子分離技術に好適な半導体装置の製造方法に関する
。
半導体集積回路に於ける分離技術に関しては、鳥集積化
、ａ造プロセスの容易化を図るものとして、一般に分離
領域を選択酸化技術によって形成した酸化膜を使用する
ものが知られている。
、ａ造プロセスの容易化を図るものとして、一般に分離
領域を選択酸化技術によって形成した酸化膜を使用する
ものが知られている。
しかしながら、選択酸化技術による素子分離には次のよ
うな欠点がある。
うな欠点がある。
（１） 通常１バーズ ピーク”と呼ばれるフィール
ド酸化膜の素子領域へのくい込み部分が生じ、素子領域
を著しく減少させる。
ド酸化膜の素子領域へのくい込み部分が生じ、素子領域
を著しく減少させる。
（２）厚いフィールド酸化膜をウェット雰囲気中で形成
させる場合、フィールド酸化膜端部に通？ｌｌ″ホワイ
トリボン”と呼ばれる耐酸化性のオ中シナイトライド膜
が形成され、その後に行なわれるゲート酸化時に前記６
ホワイトリボン”の部分が酸化膜厚が薄くなυ、耐圧不
良を起こす。
させる場合、フィールド酸化膜端部に通？ｌｌ″ホワイ
トリボン”と呼ばれる耐酸化性のオ中シナイトライド膜
が形成され、その後に行なわれるゲート酸化時に前記６
ホワイトリボン”の部分が酸化膜厚が薄くなυ、耐圧不
良を起こす。
（３） フィールド反転防止のためのフィールドイオ
ン注入を行ない、さらにフィールド酸化を行なう場合、
フィールドイオン注入の不純物ドーズが例えばｌＸＩＱ
（１ｍ 以上の場合、いわゆる＠０ｘｉｄａｔｉｏｎ
Ｓｔａｃｋｉｎｇ Ｆａｕｌｔｓ″（酸化誘起による
積層欠陥）が発生し、接合などの耐圧不良の原因となる
。
ン注入を行ない、さらにフィールド酸化を行なう場合、
フィールドイオン注入の不純物ドーズが例えばｌＸＩＱ
（１ｍ 以上の場合、いわゆる＠０ｘｉｄａｔｉｏｎ
Ｓｔａｃｋｉｎｇ Ｆａｕｌｔｓ″（酸化誘起による
積層欠陥）が発生し、接合などの耐圧不良の原因となる
。
（４） フィールド酸化時に前記フィールドイオン注
入層の再分布が起こ９、例えば前記フィールドイオン注
入層がボロンの場合、偏析により、ボロンがフィールド
醒化膜に吸収され、シリコン基板中に洩るボロンの童が
減シ、フィールド反転電圧が低下し、信頼性上問題を起
こす。
入層の再分布が起こ９、例えば前記フィールドイオン注
入層がボロンの場合、偏析により、ボロンがフィールド
醒化膜に吸収され、シリコン基板中に洩るボロンの童が
減シ、フィールド反転電圧が低下し、信頼性上問題を起
こす。
など多くの欠点がめる。
本発明はこれら−の欠点を克服し、選択戚化汰の利点、
すなわち、 １フイールドイオン注入ノーと素子領域がセルフ・アラ
インである” ことを生かしながら、素子分離を実現させる半導体装置
の製造方法を提供することにある。
すなわち、 １フイールドイオン注入ノーと素子領域がセルフ・アラ
インである” ことを生かしながら、素子分離を実現させる半導体装置
の製造方法を提供することにある。
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）に示すように、半導体基板例えばＰ型シリ
コン基板（１）上に熱酸化により例えば５０００人のシ
リコン酸化膜（２）を形成する。ａ酸化膜（２）上に厚
い酸化［（３）を例えば５０００人、 ＣＶＤ法により
形成する。ここで、前記薄い酸化［（２）と厚い酸化膜
（３）を、同時に、例えば、ウェット雰囲気で熱酸化に
より形成してもよい。該厚い酸化膜（３）上に、第１図
（ｂ）に示す如く、不純物が添加されていない多結晶シ
リコン膜を４さ、例えば３０００Ａ形成する。次に、フ
ォトリング２フイ技術により、菓子領域となる部分上に
選択的に７オトレジスト（５）を該多結晶シリコンｍ上
に形成する。該フォトレジスト膜（５）をマスクに前記
半導体基＃Ｌ（１）と同電導臘の不純物層（６）を半導
体基板上（１）に形成するために、例えばボａｙｆドー
Ｘ量１ｘ１０”ｃｍ−”の条件で、［ｅ酸化膜（２，３
）、多結晶シリコン（４）を貫通させてイオン注入する
（第１図（Ｃ））。
コン基板（１）上に熱酸化により例えば５０００人のシ
リコン酸化膜（２）を形成する。ａ酸化膜（２）上に厚
い酸化［（３）を例えば５０００人、 ＣＶＤ法により
形成する。ここで、前記薄い酸化［（２）と厚い酸化膜
（３）を、同時に、例えば、ウェット雰囲気で熱酸化に
より形成してもよい。該厚い酸化膜（３）上に、第１図
（ｂ）に示す如く、不純物が添加されていない多結晶シ
リコン膜を４さ、例えば３０００Ａ形成する。次に、フ
ォトリング２フイ技術により、菓子領域となる部分上に
選択的に７オトレジスト（５）を該多結晶シリコンｍ上
に形成する。該フォトレジスト膜（５）をマスクに前記
半導体基＃Ｌ（１）と同電導臘の不純物層（６）を半導
体基板上（１）に形成するために、例えばボａｙｆドー
Ｘ量１ｘ１０”ｃｍ−”の条件で、［ｅ酸化膜（２，３
）、多結晶シリコン（４）を貫通させてイオン注入する
（第１図（Ｃ））。
この後、該フォトレジスト（５）をマスクに、前記多結
晶シリコン膜（４）中に、該多結晶シリコン膜（４）表
面よシ、前記厚い酸化膜界面に向かって、その濃度が単
＃ｉＫ増加するように、例えば、ボロン原子を１００ｋ
ａＶ、 ５．ＯＸ １０”ｎ−” ＬＤｌｋ件でイ）ｆ
７注入し、所望の不純物濃度分布を有する多結晶シリコ
ン（７）を選択的に形成する（第１図（ｄ）及び第２図
参照）。
晶シリコン膜（４）中に、該多結晶シリコン膜（４）表
面よシ、前記厚い酸化膜界面に向かって、その濃度が単
＃ｉＫ増加するように、例えば、ボロン原子を１００ｋ
ａＶ、 ５．ＯＸ １０”ｎ−” ＬＤｌｋ件でイ）ｆ
７注入し、所望の不純物濃度分布を有する多結晶シリコ
ン（７）を選択的に形成する（第１図（ｄ）及び第２図
参照）。
第２図において曲線人は第２の不純物プロファイルを示
す。ここで、多量にボロンを含んだ多結晶シリコン膜は
、ＫＯｉ（系の溶液例えばＫＯ）ｉ ：イソプロビルア
ルコール：水のエツチング液に対してエツチング速度が
無添加多結晶クリコンに比較して小さくなることを利用
して、前記フォトレジスト（５）を除去したのち、前記
ＫＯＨ＠液を用いて、無添加多結晶シリコン（４）を選
択的にＩｉＬり除く。このとき、ボロ／濃度勾配に便っ
て、エツチングにテーパーがつく（第１図（ｅ））。さ
らに残されたボロンを多量に含んだ多結晶シリコン（７
）をマスクに例えば反応性イオンエツチング（Ｒｅａｃ
ｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ ）を用いて、酸化
Ｊｌ！ａ（２，３）を除去する（第１図（ｆ））。
す。ここで、多量にボロンを含んだ多結晶シリコン膜は
、ＫＯｉ（系の溶液例えばＫＯ）ｉ ：イソプロビルア
ルコール：水のエツチング液に対してエツチング速度が
無添加多結晶クリコンに比較して小さくなることを利用
して、前記フォトレジスト（５）を除去したのち、前記
ＫＯＨ＠液を用いて、無添加多結晶シリコン（４）を選
択的にＩｉＬり除く。このとき、ボロ／濃度勾配に便っ
て、エツチングにテーパーがつく（第１図（ｅ））。さ
らに残されたボロンを多量に含んだ多結晶シリコン（７
）をマスクに例えば反応性イオンエツチング（Ｒｅａｃ
ｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ ）を用いて、酸化
Ｊｌ！ａ（２，３）を除去する（第１図（ｆ））。
次に、前記厚い酸化膜（３）上に残された前記第２の不
純物層を有する多結晶シリコンを酸化する。例えば１０
００°０のウェット雰囲気で３０分酸化する（第１図（
ｔ））。
純物層を有する多結晶シリコンを酸化する。例えば１０
００°０のウェット雰囲気で３０分酸化する（第１図（
ｔ））。
さらに、多結晶シリコンが酸化された部分（９）とシリ
コン基板０Ｉが酸化されてできた酸化膜０Ｉとを、例え
ば反応性イオンエツチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｗｔｃｈｉｎｇ）を用いて除去する（第１図（ｈ））
。これにより、厚い酸化膜（３）上にできる多結晶７リ
コン戚化膜端にはテーパーが付き、金鳩配線や多結晶シ
リコン配線を形成する場合、断切れを防止したり、オー
バーハングになるのを防止することができる。従って、
本方法は高信頼性を持つ歩留りのよい半導体装置の製造
方法を提供することができる。
コン基板０Ｉが酸化されてできた酸化膜０Ｉとを、例え
ば反応性イオンエツチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｗｔｃｈｉｎｇ）を用いて除去する（第１図（ｈ））
。これにより、厚い酸化膜（３）上にできる多結晶７リ
コン戚化膜端にはテーパーが付き、金鳩配線や多結晶シ
リコン配線を形成する場合、断切れを防止したり、オー
バーハングになるのを防止することができる。従って、
本方法は高信頼性を持つ歩留りのよい半導体装置の製造
方法を提供することができる。
この工程中、半導体基板（１）表面に半導体基板と同電
導盟の不純物）ｄ ｔ６）を形成する工程（第１図（Ｃ
））と、ボロンを多量に含んだ多結晶シリコン（７）を
形成する工程（第１図（ｄ） ） ｔｉ、その形成の順
序が逆になっても構わない。
導盟の不純物）ｄ ｔ６）を形成する工程（第１図（Ｃ
））と、ボロンを多量に含んだ多結晶シリコン（７）を
形成する工程（第１図（ｄ） ） ｔｉ、その形成の順
序が逆になっても構わない。
以上のような方法により、従来、素子分離法として多く
用いられてきたコプラナ法の欠点を全て解決することが
できる。
用いられてきたコプラナ法の欠点を全て解決することが
できる。
Ｍ１図（ａ）〜（ｈ）は、本発明の一実施例を説明する
丸めの工程断面図、第２図は、不細切プロファイルを説
明するための断■図でるる。図において、ｌ・・・半導
体基板 ２・・・熱酸化課３・・・ＣＶＬ）酸化
膜 ４・・・無添加多結鴇シリコン５・・・フォトレジスト
６・・・フィールド反転防止イオン注入ｊ−７・・・ボ
ロン添加多結晶シリコン ８・・・テーバ付き多結燕シリコン ９・・・テーバ付き多結晶シリコン酸化膜ｌＯ・・・半
導体基板酸化膜。 ↓ ＪＩＪｌ ↓ ′Ｊ４２ 図 １ Δ
丸めの工程断面図、第２図は、不細切プロファイルを説
明するための断■図でるる。図において、ｌ・・・半導
体基板 ２・・・熱酸化課３・・・ＣＶＬ）酸化
膜 ４・・・無添加多結鴇シリコン５・・・フォトレジスト
６・・・フィールド反転防止イオン注入ｊ−７・・・ボ
ロン添加多結晶シリコン ８・・・テーバ付き多結燕シリコン ９・・・テーバ付き多結晶シリコン酸化膜ｌＯ・・・半
導体基板酸化膜。 ↓ ＪＩＪｌ ↓ ′Ｊ４２ 図 １ Δ
Claims (2)
- （１） 半導体基板上に、絶縁膜、無添加多結晶シリ
コン膜を設け、素子領域上に設けられたマスクにより、
非素子領域の半導体基板上に該半導体基板と同電導盤の
第１の不純物層を設ける工程と、前記無添加多結晶シリ
コン上の、非素子領域に相当する領域に前記マスクを用
いて、前記無添加多結晶シリコン中の不純物プロファイ
ルが前記半導体基板側へ向かって単調増加するように、
第２の不純物層を設ける工程と、前記マスク下の無添加
多結晶シリコン膜を選択的に除去する工程と、前記第２
の不純物層を有する多結晶シリコン膜をマスクとして、
前記絶縁膜を除去する工程と、前記第２の不純物層を有
する多結晶７リコン膜を酸化する工程とを具備してなる
ことを特徴とする半導体装置の製造方法。 - （２） 前記第２の不純物層がボロン添加！−でめり
、前記無添加多結晶シリコン膜を除去するのに、ＫＯＨ
を含む溶液を用いることを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10499981A JPS587837A (ja) | 1981-07-07 | 1981-07-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10499981A JPS587837A (ja) | 1981-07-07 | 1981-07-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS587837A true JPS587837A (ja) | 1983-01-17 |
Family
ID=14395787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10499981A Pending JPS587837A (ja) | 1981-07-07 | 1981-07-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587837A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0294436A (ja) * | 1988-09-29 | 1990-04-05 | Nec Corp | 半導体装置の製造方法 |
| JPH03181136A (ja) * | 1989-12-11 | 1991-08-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1981
- 1981-07-07 JP JP10499981A patent/JPS587837A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0294436A (ja) * | 1988-09-29 | 1990-04-05 | Nec Corp | 半導体装置の製造方法 |
| JPH03181136A (ja) * | 1989-12-11 | 1991-08-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0127725B1 (en) | Method of manufacturing a semiconductor device having lightly doped regions | |
| JP2558931B2 (ja) | 半導体装置およびその製造方法 | |
| JP2531480B2 (ja) | 半導体装置の製造方法 | |
| JPS587837A (ja) | 半導体装置の製造方法 | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JPS6310896B2 (ja) | ||
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JPH03266435A (ja) | 半導体装置およびその製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JPS6150398B2 (ja) | ||
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPS61256650A (ja) | 半導体装置の製造方法 | |
| JPS59124142A (ja) | 半導体装置の製造方法 | |
| JPH0550138B2 (ja) | ||
| JP3850933B2 (ja) | 半導体装置の製造方法 | |
| JPS63144543A (ja) | 半導体素子間分離領域の形成方法 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPH0691155B2 (ja) | 半導体装置の製造方法 | |
| JPH05190852A (ja) | 半導体装置，およびその製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS5951152B2 (ja) | 半導体装置の製造方法 | |
| JPS61176134A (ja) | 半導体装置の製造方法 | |
| JPS5815246A (ja) | 半導体装置の製造方法 | |
| JPH0618211B2 (ja) | 半導体装置の製造方法 | |
| JPH0358179B2 (ja) |