JPS5870496A - メモリ装置のチエツク方法 - Google Patents
メモリ装置のチエツク方法Info
- Publication number
- JPS5870496A JPS5870496A JP56168034A JP16803481A JPS5870496A JP S5870496 A JPS5870496 A JP S5870496A JP 56168034 A JP56168034 A JP 56168034A JP 16803481 A JP16803481 A JP 16803481A JP S5870496 A JPS5870496 A JP S5870496A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- information
- turned
- memory
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000006870 function Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は携帯用の情報収集装置（以下、メモリパックと
いう）の読み出しおよび書き込みか可能なメモリ素子（
以下、ＲＡＭという）の情報が保証されているか否かの
チェックを行い−その結果を操作者に知らせて適切な処
置をとらせるメモリ装置のチェ、夕方法に関するもので
ある。
いう）の読み出しおよび書き込みか可能なメモリ素子（
以下、ＲＡＭという）の情報が保証されているか否かの
チェックを行い−その結果を操作者に知らせて適切な処
置をとらせるメモリ装置のチェ、夕方法に関するもので
ある。
近年、自動販売機等が普及し、その販売情報管理装置が
用いらハ、ようとしている。この自動販売機の情報を収
集するメモリパックは携帯用であり、その収集情報を記
憶する半導体メモリ素子は揮発性であるため、電池によ
るバックアップが行われている。
用いらハ、ようとしている。この自動販売機の情報を収
集するメモリパックは携帯用であり、その収集情報を記
憶する半導体メモリ素子は揮発性であるため、電池によ
るバックアップが行われている。
しかし、電池の重圧が低下すると、ＲＡＭの内容は保証
さハ、なく、もしも操作者が電池の電圧が低下したのを
知らないで、情報を収集した場合には、その情報は使え
ないものとなる。
さハ、なく、もしも操作者が電池の電圧が低下したのを
知らないで、情報を収集した場合には、その情報は使え
ないものとなる。
本発明ｒ［このような現状に鑑みなさｈ５だもので、本
発明においては電源がＯＦＦされた時に読み出し専用メ
モリ素子（以下、ＲＯＭという）の情報をＲＡＭＶＣ；
ｔ！き込み、次に電源がＯＮ ｌ、た時に、ＲＯＭの情
報とＲＡＭの情報とを比較して両者の・１１′１報が一
致しているか否かを１千作者に知らせ、適Ｌ７Ｊな処置
、例えば情報が不一致の場合は電池を充電する等の処置
をとらせるものである。以下一本発明によるメモリ装置
のチェック方法について、第１図〜第３図の図面を用い
て説明する。
発明においては電源がＯＦＦされた時に読み出し専用メ
モリ素子（以下、ＲＯＭという）の情報をＲＡＭＶＣ；
ｔ！き込み、次に電源がＯＮ ｌ、た時に、ＲＯＭの情
報とＲＡＭの情報とを比較して両者の・１１′１報が一
致しているか否かを１千作者に知らせ、適Ｌ７Ｊな処置
、例えば情報が不一致の場合は電池を充電する等の処置
をとらせるものである。以下一本発明によるメモリ装置
のチェック方法について、第１図〜第３図の図面を用い
て説明する。
第１図は自動販売機の販売管理装置のブロック図であり
、第１図において１は自動販売機であり、これより出力
される販売情報は自動販売機１に設けられた情報収納機
２に貯えられる。操作者は定期的にメモリバ、７り３を
持って自動販売機１の所に行き、ケーブルを情報収納機
２に接続して自動販売機１の販売情報をメモリパック３
に納める。
、第１図において１は自動販売機であり、これより出力
される販売情報は自動販売機１に設けられた情報収納機
２に貯えられる。操作者は定期的にメモリバ、７り３を
持って自動販売機１の所に行き、ケーブルを情報収納機
２に接続して自動販売機１の販売情報をメモリパック３
に納める。
そして、１つの自動販売機１の情報収集が完了したら、
また次の自動販売機１の設置場所へメモリパ、り３を持
って行き、同様に情報を収集する。
また次の自動販売機１の設置場所へメモリパ、り３を持
って行き、同様に情報を収集する。
第２図はメモリパック３のブロック図であり、第２図に
おいて４はメモリパック全体を制御する側倒回路、５は
自動販売機１からの収集情報を貯えるメモリ回路−６は
ＬＥＤ等による表示器、７は情報をプリントアウトする
だめのプリンタ、８はメモリハ、り３を操作するだめの
キーボードである。
おいて４はメモリパック全体を制御する側倒回路、５は
自動販売機１からの収集情報を貯えるメモリ回路−６は
ＬＥＤ等による表示器、７は情報をプリントアウトする
だめのプリンタ、８はメモリハ、り３を操作するだめの
キーボードである。
第３図に本発明の一実施例によるメモリ装置のチェック
方ず去を実施するだめのメモリパ、り３の制（財）回路
４およびメモリ回路５の一部を示しており、第３図にお
いて９は電源ＯＦＦを検出するだめの公知の倹１１旧ぎ
り路であり、電源がＯＦＦにｈつだ時に、メモリパック
３の他の機能の停電処理をすると同時に、ＲＯＭ１０上
の一部に特殊情報、例えば０１０１のビットパターンＡ
がＡＮＤ回路１１を通してＲＡＭ１２土の一部にとの特
殊情報Ａが居き適寸れる。なお、ＲＡＭ１２は電池Ｅで
バックアップされているものとする。
方ず去を実施するだめのメモリパ、り３の制（財）回路
４およびメモリ回路５の一部を示しており、第３図にお
いて９は電源ＯＦＦを検出するだめの公知の倹１１旧ぎ
り路であり、電源がＯＦＦにｈつだ時に、メモリパック
３の他の機能の停電処理をすると同時に、ＲＯＭ１０上
の一部に特殊情報、例えば０１０１のビットパターンＡ
がＡＮＤ回路１１を通してＲＡＭ１２土の一部にとの特
殊情報Ａが居き適寸れる。なお、ＲＡＭ１２は電池Ｅで
バックアップされているものとする。
次ＶＣ１電源がＯＮされた時に、電源のＯＮを検出して
メモリパック３に知らせる公知の検出回路１３の出力を
利用してＲＡＭ１２上の情報が保証さｈているか否かを
検出する。すなわち、ＲＯＭ１０−ヒの特殊情報Ａ（！
：ＲＡＭ１２Ｊ−の情報ＢがそれそえＬ文寸応するヒ゛
ノドごとのイクスクル−ンフ゛ＯＲ回路１ａ５−ｉ＋ｆ
ｉｌ、てＯＲ回路１５Ｖｃ入力すｈ−ル０ コのこと（
／Ｃ、にり、もし一対のビットでも電池電圧の低Ｆ Ａ
、ｐで一致がとね、ない場合は、○Ｒ回路１５に出力が
現われ−この出力は電源ＯＮの検出回路１３のタイミン
グでＡＮＤ回路１６により出力信号ＰＤとして出力され
る。
メモリパック３に知らせる公知の検出回路１３の出力を
利用してＲＡＭ１２上の情報が保証さｈているか否かを
検出する。すなわち、ＲＯＭ１０−ヒの特殊情報Ａ（！
：ＲＡＭ１２Ｊ−の情報ＢがそれそえＬ文寸応するヒ゛
ノドごとのイクスクル−ンフ゛ＯＲ回路１ａ５−ｉ＋ｆ
ｉｌ、てＯＲ回路１５Ｖｃ入力すｈ−ル０ コのこと（
／Ｃ、にり、もし一対のビットでも電池電圧の低Ｆ Ａ
、ｐで一致がとね、ない場合は、○Ｒ回路１５に出力が
現われ−この出力は電源ＯＮの検出回路１３のタイミン
グでＡＮＤ回路１６により出力信号ＰＤとして出力され
る。
このＰＤ倍信号利用して、例えばメモリパ、り３の表示
器６を点灯されるとか、プリンタ７によりメモリ回路５
の内容が保証されていないことを操作者に知らせるため
の印字、夕ＩＩえば゛′バッテリーバックア、ブダウ７
″を行えば一操作者は電源を敗り替えるとか、充電する
とか適切な処置をとる必要があることを知ることができ
る。
器６を点灯されるとか、プリンタ７によりメモリ回路５
の内容が保証されていないことを操作者に知らせるため
の印字、夕ＩＩえば゛′バッテリーバックア、ブダウ７
″を行えば一操作者は電源を敗り替えるとか、充電する
とか適切な処置をとる必要があることを知ることができ
る。
なお、本発明の方法では、１（ＡＭ上の一部のみに限っ
てチェ、りしているため、完全にＲＡＭデータ全域を保
障しているか否かは不明であるが、ＲＡＭの空いている
所をなるべく多く、かつ場所的にも離れている所を複数
個使えば、信頼性を向上させることができる。
てチェ、りしているため、完全にＲＡＭデータ全域を保
障しているか否かは不明であるが、ＲＡＭの空いている
所をなるべく多く、かつ場所的にも離れている所を複数
個使えば、信頼性を向上させることができる。
以上のように本発明のメモリ装置のチェック方法によれ
は−ＲＡＭの情報が停電等が生じても保証されているか
否かを近似的に知ることができる。
は−ＲＡＭの情報が停電等が生じても保証されているか
否かを近似的に知ることができる。
第１図は自動販売機の販売管理装置のブロック図、第２
図は同装置のメモリパックのブロック図、第３図は本発
明の一実施例によるメモリ装置のチェック方法を実施す
るだめの回路の一例を示すプロ、り図である。 １０・・・・・・読み出し専用メモリ素子（ＲＯＭ）、
１２・・・・・・読み出しおよび書き込みが可能なメモ
リ素子（ＲＡＭ）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第２図 第３図
図は同装置のメモリパックのブロック図、第３図は本発
明の一実施例によるメモリ装置のチェック方法を実施す
るだめの回路の一例を示すプロ、り図である。 １０・・・・・・読み出し専用メモリ素子（ＲＯＭ）、
１２・・・・・・読み出しおよび書き込みが可能なメモ
リ素子（ＲＡＭ）。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第２図 第３図
Claims (1)
- メモリ素子として読み出し専用゛メモリ素子と、電池を
電源とする読み出しおよび書き込みが可能なメモリ素子
とを用い、主電源がＯＦＦされた時に、予め読み出し専
用メモリ素子に書き込まれた情報Ａを読み出しおよび書
き込みが可能なメモリ素子に書き込み一次に主電源がＯ
Ｎされた時に−読み出し専用メモリ素子の情報Ａと読み
出しおよび書き込みが可能がメモリ素子の情報Ｂとのデ
ータが一致するか否かにより、停電中における読み出し
および書き込みが可能なメモリ素子の情報が正常か否か
を操作者に知らせるメモリ装置のチェツタ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168034A JPS5870496A (ja) | 1981-10-21 | 1981-10-21 | メモリ装置のチエツク方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168034A JPS5870496A (ja) | 1981-10-21 | 1981-10-21 | メモリ装置のチエツク方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5870496A true JPS5870496A (ja) | 1983-04-26 |
Family
ID=15860587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56168034A Pending JPS5870496A (ja) | 1981-10-21 | 1981-10-21 | メモリ装置のチエツク方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5870496A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948899A (ja) * | 1982-09-09 | 1984-03-21 | Ishida Scales Mfg Co Ltd | Ｒａｍのエラ−チエツク方法 |
| JPS60205764A (ja) * | 1984-03-30 | 1985-10-17 | Casio Comput Co Ltd | メモリパツクのチエツク方式 |
| JPS62118460A (ja) * | 1985-11-19 | 1987-05-29 | Sharp Corp | メモリバツクアツプシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53119637A (en) * | 1977-03-28 | 1978-10-19 | Nissin Electric Co Ltd | Data checking system |
| JPS56111195A (en) * | 1980-02-01 | 1981-09-02 | Toshiba Corp | Memory system |
-
1981
- 1981-10-21 JP JP56168034A patent/JPS5870496A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53119637A (en) * | 1977-03-28 | 1978-10-19 | Nissin Electric Co Ltd | Data checking system |
| JPS56111195A (en) * | 1980-02-01 | 1981-09-02 | Toshiba Corp | Memory system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948899A (ja) * | 1982-09-09 | 1984-03-21 | Ishida Scales Mfg Co Ltd | Ｒａｍのエラ−チエツク方法 |
| JPS60205764A (ja) * | 1984-03-30 | 1985-10-17 | Casio Comput Co Ltd | メモリパツクのチエツク方式 |
| JPS62118460A (ja) * | 1985-11-19 | 1987-05-29 | Sharp Corp | メモリバツクアツプシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698808A (en) | Method for detecting intermittent error in volatile memory | |
| EP0945801A3 (en) | External storage device and method for data saving, data backup | |
| US6044443A (en) | Portable computer with memory management system and method for prolonging the lifetime of internal battery | |
| JPH07319738A (ja) | 差分記録方式 | |
| JPS5870496A (ja) | メモリ装置のチエツク方法 | |
| JPH10134558A (ja) | 半導体メモリ応用装置の電源供給回路 | |
| JPH0823793B2 (ja) | メモリカード | |
| US5343436A (en) | Electronic apparatus having backup power source | |
| KR940018749A (ko) | 컴퓨터 시스템의 자동 백업 및 복구 장치와 방법 | |
| JP3718926B2 (ja) | データ処理装置 | |
| JPH0512137A (ja) | 情報処理装置 | |
| JPS61265613A (ja) | デ−タ処理装置 | |
| JPH113292A (ja) | データバックアップ方法およびシステム | |
| JPH1040351A (ja) | Ｉｃメモリカード | |
| JP3861616B2 (ja) | 携帯端末の電源管理装置 | |
| JP3495439B2 (ja) | 動作経歴データ記憶装置 | |
| JPS57195395A (en) | Memory backup method for power failure | |
| JPS6186877A (ja) | 携帯用デ−タ端末装置 | |
| JPS6247758A (ja) | フロツピ−デイスクのデ−タ保護装置 | |
| JPS6022367B2 (ja) | 停電検出装置 | |
| JP2530595B2 (ja) | 情報処理装置 | |
| JPH0496634A (ja) | 半導体メモリバックアップ装置 | |
| JP2000137553A (ja) | 携帯情報端末 | |
| JPH0374712A (ja) | 情報処理装置 | |
| JPS59140699A (ja) | 記憶内容チエツク方式 |