JPS5869177A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は固体撮像装置の構成に関し、ＭＯ８型固体撮像
素子とＣＣＤ型固体撮像素子の長所をあわせてもつハイ
ブリッド型固体撮像素子（以下、ＭＯＳ型、ＣＣＤ型と
区別するために、ＭＣＤ型と呼ぶ）を実現するものであ
る。

ＭＯＳ型の最大の欠点である固定ノイズ、ランダムノイ
ズ、ＣＣＤ型の最大の欠点である垂直転送において発生
する垂直スミアおよび最大転送電荷量が小さいという問
題を解決するために、第１図に示すような受光部ＭＯ８
Ｏ８型子水平走査部ＣＤ型とする構成のＭＣＤ型が考え
られる。つまり、、ｐ−ｎ接合ダイオード１０１を受光
素子として用い、受光部のフォトダイオード１０１を垂
直方向に選択するためのスタートパルスＳ　Ｐ　ｙ、ク
ロックパルスφｖ４．φｖ２で動作する垂直走査回路１
ｏ２．垂直走査回路１０２からの出力パルスを伝送する
パルス伝送線１ｏ３．垂直ＭＯＳスイッチ１０４．垂直
伝送線１０５．よりなるＭＯ８型構成部と、クロックパ
ルスφＨ４，φＨ２で動作する水子ＢＣＣＤ１０６．出
力部１０７より成るＣＣＤ型構成部と、両者を結ぶ垂直
−水平変換部（以下Ｖｅｒｔｉｃａｔ−Ｈｏｒｉｚｏｎ
ｔａｔ変換部、略してＶ−Ｈ変換部と呼ぶ。）１０８と
して、端子ＴＧで制御されるＭＯＳゲート１ｏ９を用い
た構成のＭＣＤ型撮像素子である。

しかしながら、このようなＭＣＤ型固体撮像素子には次
のような技術的問題が村随している。それはＶ−Ｈ変換
部１０８のＭＯＳゲート１０９を経由して、垂直伝送、
１１１ｏ６から水平ＢＣＣＤ１０６へ送る信号電荷Ｏｓ
の電荷転送が不完全転送モードであるという事である。

この事を第２図を用いて説明する。

第２図ａは第１図のフォトダイオード１０１から水平Ｂ
ＣＣＤ１ｏ６に至る部分の断面構造を示したものであり
、♂領域２０１，２０２とゲート電極２０３が垂直ＭＵ
Ｓスイッチ１０４を構成し、ｎ＋領域２０４とｎ領域２
０５とゲート電極２０６がＭＯＳゲート１０９を構成し
ている。

第２図（ｂ−１）〜（ｂ−４）は、信号電荷Ｑ８がフォ
トダイオード１０１から水平ＢＣＣＤ１０６まで転送さ
れる動作を表わすポテンシャルモテルである。

第２図（ｂ−１）は暗状態の各部分の電位設定を表わす
。（この時、水平ＢＣＣＯ１０６の転送ゲート２ｏ７に
は電圧が印加されている。）第２図（ｂ−２）は入射光
により、信号電荷Ｑ８がフォトダイオードに蓄積されて
いることを表わす。この後、ゲート電極２０３に電圧が
印加されると電位障壁２０９が十分に下がり、フォトダ
イオード容量ＣＰＤと垂直伝送線容量ＣＢとの容量配分
で、信号電荷ＱＢが垂直伝送、１１１１０５側に移る。

（第２図（ｂ−３）） この状態で、ゲート電極２０６に電圧が印加されると、
電位障壁２１０が設定電位まで下が９、信号電荷Ｑｓは
、より深いポテンシャルを有する水平ＢＣＣＤ１０６側
に、スキミング転送される。

このスキミング転送が、不完全転送であり、不完全転送
係数Ｅは、一般にＭＯＳゲート１ｏ９のソース側ｎ１領
域２０４の容量Ｃｓ　　（これは、垂直伝送線１０６の
容量でもある）が大きい程、又信号電荷ＱＢが小さい程
、増加するため、低照度時のスキミング転送効率が劣化
し、垂直解像度が低下する。従って、垂直伝送線の容量
Ｃ８が本質的に大きなＭＣＤ型撮像素子は、Ｖ−Ｈ変換
部がスキミング転送のため、低照度で撮像できないとい
う問題を避けられない。実際に、垂直５００個×水平４
００個の画素数がちインチサイズの受光部に配列された
ＭＣＤ型撮像素子を３μ設計ルールで製作すると、垂直
伝送線容量Ｃｓは、約２ｐＦとなり、５００７ｘ以下の
照度では垂直江像度が、はとんどなくなってしまう。

これに対して、垂直伝送線の容量Ｃｓを一桁程度小さい
０．２　ｐ　Ｆ　　まで下げること姥より、実用上問題
のない転送効率を獲得する提案（特開昭５４−１６２９
８９号公報）もあるが、Ｃ８を仮に０．２ｐＦとすれば
、今度はフォトダイオード１０１の容量ＣＰＤをＣｓの
数十分の１にしなければ、フォトダイオード１０１の信
号電荷が垂直伝送線１０６上に移動しなくなる。しかし
、このことはフォトダイオード１０１のダイナミックレ
ンジを下げることになり好ましくない。しかも容量低域
は、垂直画素数の積大と共に困難になる。従って、°垂
直伝送線１０５の容量Ｃｓを低減することでＭＣＤ型撮
像素子を構成するのは実用的ではない。

そこで、本発明は、垂直伝送線の容量Ｃｔｚを低減せず
に前記問題点を解消した実用的なＭＣＤ型撮像素子を実
現することを目的とするものである。

以下、スキミング転送に対する厳密な理論式を求め、Ｍ
ＣＤ型撮像素子に適用し検討を行なったのち、本発明の
詳細な説明する。

一般に、ＭＯＳＦＥＴにおける不完全転送係数Ｅは、次
のように表わされる。

但し、Ｑｏ：転送前の全電荷量 ０（ｔ）：転送されなかった電荷量 とのＥに関する微分方程式は次のように表わされる。（
ＩＥＥＥ　　Ｊｏｕｒｎａｔｏｆ　５ｏｌｉｄ　−３ｔ
ａｔｅＣｉｒｃｕｉｔｓ、　　ｖｏｔｂｃ−ａ、　Ｎｏ
、　２．１９７３．　ｐｐ１０８〜１１６参照） ・・・・・（２） 但し、ｇｍ　：　順方向伝達コンダクタンスｑｒ：逆方
向伝達コンダクタンス Ｃｓ：ｎ＋領域２０４の容量（つまり、垂゛直伝送線容
量に等しい。） ＣＤ：ｎ領域２０５の容量 Ｅ８８：表面、界面準位関係の転送損失Ｃ８８：有効界
面準位容量 ■８゜：信号電荷がない時のｎ＋領域２０４の電位（つ
まりＣＢの電位） ｖｓｓｏ”　Ｃｓｓに転送すべき電荷がない時の電位 Ｖｓ：　　Ｃｓの電位 Ｖ、、：　Ｃ８ｓの電位 （２）の解は次のように求まる。

Ｅ二Ｅ　１　”　Ｅ　ｐ　＋Ｅ　ｃ　＋Ｅ　ｃ　＋　ｓ
　ｓ　＋Ａ　ｘ、　ｓ　ｓ　　　・・・（３）但しＥｌ
：内因性転送限界を表わす不完全転送係数ＥＤ：フィー
ドバソク効果（Ｄｙｎａｍｉｃ　ＤｒａｉｎＣｏｎｄｕ
ｃｔａｎｃｅ　、　　略してＤＤＣ効果ともいう）を表
わす不完全転送係数 ＥＣ：信号電荷による蓄積容量Ｃｓの変調を表わす不完
全転送係数 Ｅｃ、ａＢ：表面、界面準位容量Ｃ８８の変調をを表わ
す不完全転送係数 Ｅ　１　ｓ　ｓ　ａ表面、界面準位を介した内因性転送
限界を表わす不完全転送係数 （３）の各成分は第２図のスキミング転送部に対して次
のように書き表わされる。

但しＱＢ＝信号電荷 Ｑ８ｓ：界面準位中の全電荷 （ここで、通常Ｅ　　（Ｅ　　が成立つので、１、８８
０．８８′ Ｅｃ、ｓｓは省略し、以下でも無視する０）ｎ＋領域２
０４からチャネルに少数キャリアが注入されるＭＱＳ転
送ゲート１０９においては、一般に？傾城２０４の電位
（これは垂直伝送線１０５の電位でもある。）Ｖｓ　と
、ｎ＋領域２０４近傍のチャネル部の電位ＶＡとは等し
くない。

■８とｖＡの関係は次のようＫなる。

ここで、 但しＬＣ：有効チャネル長 μ：キャリア移動度 Ｃ１：チャネル部容量 Ｗ：チャネル幅 このｖＡを用いると、ｎ　＋ＶＡ域２０４からチャネ０ ルに注入される電流Ｉは と表わされ、（１１）を用いるとｑｒ、ｑｒｎ１ｔｉ次
式のように変形できる。

（１２）　、　（１４−）を（５）に代入すれば、次に
、容量Ｃｓの変調効果による不完全転送係数Ｅｃは、一
般的にゲート容量ＣＧの変調効果と見なされ、それがチ
ャネル長変調効果による変調であるから、Ｅｃは次式の
ように表わされる。

また、界面準位容量Ｃｓｓの変調効界による不完全転送
係数Ｅ。、８６も、チャネル長変調効果によるＣｓｓの
変調と考えられ、次式のようになる０以上から、ＥＤの
他に、Ｅｃｉ＋　　ＥｃｉｓｓもＤＤＣ効果を表わす ここで、これまで求めた不完全転送係数を再掲する。

どれらが、不完全転送係数を厳密に検討するための基本
的な理論式である。

ここで、これらの式を用いて、従来のＭＣＤ型撮像素子
の問題点を明らかにする。

スキミング転送を利用した素子としてＢＢＤがあり、そ
のＣｓは０．０１　ｐＦ−０，１ｐＦ程度であり、不完
全転送係数の最も小さい値として１ｏ−４が報告されて
いる。

参考文献 ９７６ ところが、ＭＣＤ型撮像素子では九インチ受光部に垂直
５００個×水平４００個の画素数を配列すると、前述し
たように０８は数ｐＦとなるため、ＢＢＤに比べてＣＢ
が１０〜１００倍増加した状況に対応する。

３ ここで、仮にＥ　ｉ　二Ｅ　ｐ＝　１０−’のＢＢＤを
基準とすると、ＭＣＤ型の場合、Ｖ−Ｈ変換部のＭＯ８
（ ＥＤ′＝（ＥＤ）×Ｊ１ｏ〜１ｏｏ）＝１０〜１ｏ−５
となり、Ｅｉ酸成分支配的であることが分る。

すなわち、 Ｅ　ｉ’　）　ＥＤ’　　　　　　　　　・・・・・・
・（１８）そこで（４）よりＥｉ酸成分小さくするには
、従来のようにＣｓ　を小さくする他に、Ｃｓの増大分
を相殺する程度までＶ−Ｈ変換部のＭＯＳゲートのｑｍ
を増加させる方法が考えられる０ Ｖ−Ｈ変換部のＭＯＳゲートのｇｍを増大する手段とし
ては、 ａ、ＭＯｓゲートを、埋め込み構造にする。

ｂ−ＭＣ）Ｓゲートを、静電誘導トランジスタ（５ｔａ
ｔｉｃ　Ｉｎｄｕｃｔｉｏｎ　Ｔｒａｎｓｉｓｔｏｒ　
、以下ＳＩＴと略記）に置きかえる０ が考えられる。

ところが、ａの埋め込み形ＭＯＳゲート（以下４ Ｂ−ＭＯＳゲートと略記）は、普通のＭＯＳゲートに比
べて、通常２〜３倍、改善できるにすぎない、０ 更に、ｑｒｎ　Ｋ関して改善するためには、（１０）。

（１６）より、有効チャネル長Ｌｃを小さくすること、
つまりショートチャネル化が必要となる。しかしＬｃを
８μｍ以下としたＭＣＤ型撮像素子では、（１６λ（１
ｓ）、　（１７）からも明らかなように、ＤＤＣ効果が
顕著となり、（２ｏ）の関係が逆転して Ｅｉ　’　＜、　Ａ？ｐ’　　　　　　　　　　・・・
・・　（１９）のようになるので、Ｂ−ＭＯＳゲートの
ｇｍを大幅に改善することは困難である。

更に、Ｌｃ≧８ｐｍ　　のＢ　−ＭＯＳゲートは、周波
数特性が不十分なため、転送時間として、１μｓｅｃ以
上必要となり、実用上、大きな制約条件となる。そこで
、ｑｍ、応答速度の点からＬｃの小さいｂ′のＳＩＴ形
ゲートとする事が望ましい。

この事は、従来のＮＥＴにおいて、固有の変換フンダク
タンスをＣｆｍ、見かけの変換コンダクタン１６ スをＧｍ’、　とすれば、ソースから固有ゲート（ＦＥ
Ｔでは、鞍部点状の電位障壁はなく、チャネルピンチオ
フ以前では、空令層によりチャネルが最も狭く絞られて
いる点近傍、チャネルピンチオフ以後は、ピンチオフ点
近傍である。）までの直列抵抗ｒ８の存在により、 が成立することから、ｒｓの極めて小さいＳＩＴは、固
有の変換コンダクタンスを利用できることによる改善が
期待できるためである。

通常、電流が飽和領域にあるＦＥＴではｒ　ｓＧｍ　＞
　１　　　　　　　　　・・・・”・（２１）が成立ち
、ＳＩＴでは、 ｒ　ｓＧｍ　＜　１　　　　　　　　　＝＝＝−・（２
２）が成立つ。従って、ＳＩＴを用いれば、ｑｍを１〜
２桁増大する事は極めて容易であるから、（４）におけ
るＣＢの増大を相殺することが可能となる。

ところが、本質的に、有効チャネル長の短かいＳＩＴを
用いる場合、ＤＤＣ効果が支配的になり得る。

そこで、ＤＤＣ効果とｑｍとの関係を調べるために（１
３）、　（１４）　　から関係式を求めると次式で示さ
れる。

（２３）を用いて、ＭＣＤ撮像素子の垂直水平変換部に
・必要な条件が以下に示すように明らかになる。

（２３）より、ＤＤＣ効果は（ｑｒ／ｑｍ　）で支配さ
れる事が分かる。従ってＳＩＴを用いて、ＤＤＣ効果が
現われない様にする為には、ｇｒ−ｏ　　とする事、す
なわち、電流の飽和特性が必要である事を意味する。こ
れは、ＮＥＴのように、ドレイン電流が増加しようとす
ると、直列抵抗ｒｓの両端の電圧降下が増大して、チャ
ネル−ゲート間に負帰還電圧として実効的に重畳し、ま
すますチャネルが細くなって、チャネル抵抗が増大する
という、二重負帰還効果で、電流飽和するのではなく、
熱電子放射制限などにより電流飽和するような動作を意
味する。すなわちこのようなＳＩＴを用いればＬｃを十
分に小さくしたショートチャネルの状態でも、電流飽和
を実現できる。もちろん、ショートチャネルの極限とし
てＬｃ　＝ｏの場合も当然台まれる。

つまり、ＭＣＤ型固体撮像素子の理想的な垂直水平変換
部の条件としては、 （１）　　ｒ　Ｇ　＜１’　　　　　、、、、、（２４
）　　ｍ の２条件を満足することが不可欠である。

これは、第３図に示すような例えばエンハンスメント形
のバイポーラモード５ＩＴ（以下Ｂ−８ＩＴと略記）に
よって実現することが可能である○ Ｂ−８ＩＴの代表的な素子構造はドレイン電極３ｏ１（
Ａｔなどの金属あるいは低抵抗ポリＳｔなど）、ソース
正極３０２．ゲート屯極３ｏ３゜絶縁層３０４　（Ｓ　
ｉｏ２．　Ｓ　ｉ　３Ｎ４．　Ａｔ２Ｕ３．　ＡｔＮな
ど）、及びソース領域としての♂傾城３０５゜８ ドレイン領域としてのｎ＋領域３ｏ６．ゲート領域表し
てのｐ１領域３ｏ７．ソース・ドレイン間のチャネルと
してのｎ−領域３０８からなっており、ゲート電極３０
３には順方向に電圧が印加される。

また、ゲート間隔ｄ＝ｅμｍ、ソース領域深さＸ　ｄ＝
　０．５　ｐｍ　、　　ゲート拡散深さｘ　ｉ＝＝　２
．６μｍ　、エビ層ｔ　、２＝　４．７ｐｍ　、　　ｎ
＋領域３０５の不純ｗＪ濃度は１０２０〜１０２１ｍ−
３程度、ｐ＋！域３０７の不純物濃度は５　Ｘ　１０１
９ｃｍ−３程度、ｎ−領域３０８不純物濃度は、４．５
　Ｘ　１０”ｃｍづ程度、ｎ＋領域３０６の不純物濃度
は、１０１８〜１ｏ２０Ｉｙｎ−３ｆＮ度である。

第４図は、第３図のＢ−８ＩＴで得られる特性（Ｊａｐ
ａｎ　Ｊｏｕｒｎａ７　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙ
ｓｉｃｓ　、　ｖｏ７１９、　　Ｓｕｐｐｌｅｍｅｎｔ
　１９−１　、　ｐｐ２８９−２９３゜１９８ｏ参照）
で、ドレイン電圧が１０　ｍ　Ｖ程度のしきい値電圧を
越えると急峻に電流が増加し、０、ＩＶ８度以下で電流
は飽和する。

Ｖ９＝０．８５０ゲートｉｉ圧テは、ｖｄ−０，１■の
時、５ｍＡ程度のドレイン直流が流れている。

更に、ドレイン電流Ｉｄとゲー）％ｆ圧Ｖｑとの１９ 間に、 Ｖｑ Ｉｄｏｃ　ｅｘｐ　−−−−・・（２６）Ｔ が成り立つことも示されている。

以上のように、第４図ａのＩｄ−Ｖｄ曲線から（２６）
の条件（■）の満たされていることが分かり、極めて小
さなｑｒが実現されている。又第４図すのｘｃｉ−ｖｇ
曲線から（２４）の条件（１）の満たされている事が分
かり、極めて大きなｑｍが実現している。これによりｑ
ｍは、通常の接合形あるいはＭＯＳＦＥＴ　に比べて１
〜２桁改善され、（４）におけるＣ８の増大分とほぼ相
殺しＥの範囲としては１ｏ−１≧Ｅ≧１ｏ−”　　　−
−−・・（２７）■１■−−−□―■■−□−□ となり、ＭＣＤ型撮像素子の垂直水平変換部の転送損失
としては、実用上十分である。

この時、条件（ｎ）のｇｒ→０となる電流の飽和はソー
へ領域からの熱電子放出限界のみによると考えられてい
る。従ってぐ同じ電流飽和でも、二重負帰還作用をもつ
従来のＦＥＴとは異な、！７Ｂ−３ＩＴ　　を用いて超
高速動作も容易に実現する。

第５図は、本発明の第１の実施例を示すものである。第
１図のＭＣＤ型撮像素子構成と異なる点は、垂直水平変
換部１０８を接合形Ｂ−３ＩＴ５０１で構成しているこ
とである。

接合形Ｂ−８ＩＴ５０１の具体的な構造例は第６図に示
す。

第６図ａは、ｐ型半導体基板６０１表面で垂直伝送線１
０５と接続したｎ＋領域６０２と、水平ＢＣＣＤ１０６
の埋込み領域であるｎ領域６０３との間のｎ″′領域６
０４内部表面のＴＧで制御されるゲート電極６０６と接
続されたｐ＋領域６０６とが接合形Ｂ−８ＩＴを構成す
る。（ｎ領域６０３は絶縁層６０７を介してφＨ４で制
御される転送ゲート電極６０８を有する。） ここでｎ＋領域６０２がソースに相当し、不純物濃度は
１０２０〜１０２１ｃｍ−３，ｎ領域６０３はドレイン
に相当し、不純物＃＆は１０　〜１０　　ｃｍ　、　ｐ
領域６０５はゲートに相当し、不純物濃度は１０１８〜
１０２’　ｃｍ−’、　ｎ−１ｉＥｌ域６０４はチャネ
ルに相当し、不純物濃度は１０〜１ｏ　（７）程度であ
る。

第６図すは、第６図ａのｎ−領域６０４が、ｎ増域６０
２．ｎ領域６０３を含むように形成されたもので、しか
も、ゲートの効果を確実にするため埋込みのｐ１領域６
０９を有している。

このような、接合形Ｂ−８ＩＴは、極めて低インピーダ
ンスなデバイスであり、駆動能力が極めて大きく、かつ
導通時の屯田が小さいことから低爪圧駆動の高効率なス
キミング転送が行なえる。

〔第２の実施例〕 第７図は、本発明の第２の実施例を示すものである。こ
れは、第５図の接合形Ｂ−８Ｉ’ｉ”５０１を、ＭＯ８
形Ｂ−３ＩＴ７０１で置換したもので、接合形Ｂ−３Ｉ
　Ｔのゲート部の電荷蓄積効果がなくなるので、一層、
超高速動作が実現できる。

このエンハンスメン）−ＭＯ３形Ｂ−８Ｉ　Ｔ（７）動
作機構は、 イ、主動作領域（主動作領域とは、実際に動作させる時
のバイアス条件のうち、長時間現われる状態をいう。）
で、パンチングスルーモジくはバンチスルーしているチ
ャネル内ソース前面２ に電位障壁が作られて、多数キャリア注入量制御になる
こと ロー　ソースから電位障壁のある位置、すなわちピンチ
オフ点までの直列抵抗ｒ８と固有の変換コンダクタンス
Ｇｍとの積が１以下になること、つまりｒ　ｓ　Ｇｍ　
（，１ ・・、ドレイン電流が、ソース領域からの熱電子放出限
界により飽和することである。

このようなＭＯ８形Ｂ−３ＩＴ了０１の具体的な構造例
は第８図に示す。

第８図ａは、ｐ基板８０１表面で、垂直伝送線１０５と
接続したｎ＋領域８０２と、水平ＢＣＣＤ１０６の埋込
み領域であるｎ領域８０３（このｎ頭載８０３内のポテ
ンシャルは絶縁層８０６を介して置かれた転送ゲート電
極８０５に印加されるパルスφＨ１で制御される。）と
、ＴＧで制御されるゲート電極８０４とがＭＱＳ形Ｂ−
８ＩＴを構成する。ここで、ｎ＋領域８０２がソース領
域ｎ領域８０３がドレイン領域に相当し、ゲート電極８
０４は、ソースであるｎ＋領域８０２まで達して２３ おらず、この結果、ｎ＋領領域０２近傍部分の表面電位
が他の領域よりも低く設定され、ここＶｃ市位障壁が形
成される。

第８図すは、第８図ａのチャネル部をｎ−領域８０７と
したもので、転送チャネルが基板内部に移行するので界
面準位の影響による転送損失を減少する。

第８図Ｃは、第８図すに比べ、ｎ−領域８０７′のｎ＋
領域８０２近傍にｐ＋領域８０８を形成し、しかもｐ領
域８０８上の絶縁膜８０６の厚さを他の部分より薄くし
てゲートを極８０９による電位障壁の制御を容易にして
いる。

以上述べたように、垂直水平変換部としてｑｍの極めて
高いＢ−８ＩＴを用いる本発明により、ＭＯＳ型とＣＣ
Ｄ型の理想的なノ・イブリッドであるＭＣＤ型撮像素子
が実現できる。

しかも本発明によりスキミング転送の転送効率が飛躍的
に向上するので、撮像装置の他にもメモリ装置、アナロ
グプロセサー、など広範な分野に耕しい応用が可能とな
る。また、本文でも述べたように、スキミング転送はオ
ーバーフロードレイン動作そのものであるから、ブルー
ミング対策としてのオーバーフロードレインの性能も著
しく改善することも期待できる。

なお、実施例は全てｐ基板を用いたが、ｎ基板を用いた
ものにも、このまま適用できることは明白である。

更に、本発明は、理想的なＳＩＴであると考えられる、
ＢＴ（パリスティック・トランジスタ）。

ＰＢＴ　（パーミアフルｅベース・トランジスタ）、Ｔ
ＩＴ（トンネル注入トランジスタ）、５ＩＴＴ（静電誘
導トンネルトランジスタ）などを用いて実現することが
できることは、言う芋でもない０この他、各種のホット
エレクトロントランジスタを用いても、同様なことが可
能となる。

【図面の簡単な説明】

第１図はＭＣＤ型撮像素子の基本構成を示す回路図、第
２図はＭＣＤ型派像素子の断面構造図およびポテンシャ
ル動作モデル図、第３図は接合形Ｂ−８ＩＴの断面構造
図、第４図ａ、　　ｂは接合形５ Ｂ−８Ｉ　Ｔの動作特性図、第５図は本発明の第１の実
施例における固体撮像蓋覆の構成を示す回路図、第６図
はその垂直水平変換部に用いた接合形Ｂ−３ＩＴの断面
構造図、第７図は本発明の第２の実施例における固体撮
像３１ｍの構成を示す回路図、第８図はその垂直水平変
換部に用いたＭＯＳ・形Ｂ−８ＩＴの断面構造図である
。 １０１・・・・・フォトダイオード、１ｏ２・・・・・
・垂直走査回路、１０３・−・・・パルス伝送線、１０
４・・・・・・垂直ＭＱＳスイッチ、１０５・・−・・
・垂直伝送線、１０６・・・・・水平ＢＣＣＤ、１０７
・・・・・・出力部、１０８・・・・・・垂直−水平変
換部、６０１・・・・・・接合形Ｂ−８ＩＴ、ｅｏ１・
・・・・・ｐ形半導体基板、６０２　＝・−・・・ｎ＋
領領域６０３，６０４・−・・・・ｎ領域、６０５・・
・・・・ｐ１域、６０６−・・・・ゲート電極、６０７
・・・・・・絶縁層、６０Ｂ・・・・・・転送ゲートｔ
ｔ極、６０９・・・・・・ｐ１域、７０１・、・、・・
ＭＯ８形Ｂ−８ＩＴ、８０１　・・・・・・ｐ基板、８
０２・・・・・・ｎ＋領領域８０３・・・・・・ｎ領域
、８０４・・・・・・ゲート電極、８０５・・・・・・
転送ゲート電極、６ ８０６・・・・・・絶縁層、８０７・・・・・・ｎ−領
域、８０８・・・・・・領域、８０９・・・・・・ゲー
ト電極。 代理人の氏名　弁理士　中　尾　敏　男　タ１か１名第
１図 第２図 第５図 第６図 第７図 図 ｒθ） 手続補正書（労久ジ 昭和５７年３　月２３日 ′４１°許庁長官殿 ｌ事件の表示 昭和５６年特許願第１６８４０２号 ２発明の名称 固体撮像装置 ３補正をする者 Ｊ財１とのＩ貼１、　　　　　　特　　許　　出−願　
　大任　所　　大阪府門真市大字門真１００６番地名　
４４１・　（５８２）松下電器産業株式会社代表者　　
　　　　　山　　　下　　　俊　　　彦４代理人　〒５
７１ 住　所　　大阪府門真市大字門真１００６番地松下電器
産業株式会社内 第４ｔ２３ （α） ４４６− ケ“−）膚×圧Ｖグ（Ｖｌ

Claims (1)

【特許請求の範囲】
1. （１）光電変換素子を二次元に配列し、前記光電変換素
   子の信号電荷を垂直方向に伝達する信号伝送手段を前記
   光電変換素子の各列に対応して設け、信号電荷を水平方
   向に転送する電荷転送手段と、前記信号伝送手段との間
   の垂直水平変換部に用いる転送トランジスタが、転送チ
   ャネル始端に近い場所に主動作領域で不均一な電位障壁
   を形成し、前記転送チャネル始端から前記電位障壁まで
   の直列抵抗ｒ８と固有の変換コンダクタンスＧｍとの積
   が主動作領域でｒ　ｓ　Ｇｍ　＜　１となり、しかも、
   前記転送チキネル始端から前記転送チャネル内に注入さ
   れる電荷量がベースあるいはゲートで制御されるように
   したことを特徴とする固体撮像装置。