JPH0715986B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH0715986B2 JPH0715986B2 JP61191382A JP19138286A JPH0715986B2 JP H0715986 B2 JPH0715986 B2 JP H0715986B2 JP 61191382 A JP61191382 A JP 61191382A JP 19138286 A JP19138286 A JP 19138286A JP H0715986 B2 JPH0715986 B2 JP H0715986B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- source follower
- solid
- drain
- follower amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 29
- 238000003384 imaging method Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、固体撮像素子に関し、特に固体撮像素子にお
ける出力増幅器に関する。
ける出力増幅器に関する。
固体撮像素子は、撮像管に比べ、小型、軽量、低消費電
力などの特徴があり、近年、精力的な開発が進められ、
家庭用・放送用カメラ等に、広く用いられ始めている。
また、最近の傾向としては、将来の高画質のテレビジョ
ンシステムに対応可能な多画素の固体撮像素子を開発す
る動きも活発である。
力などの特徴があり、近年、精力的な開発が進められ、
家庭用・放送用カメラ等に、広く用いられ始めている。
また、最近の傾向としては、将来の高画質のテレビジョ
ンシステムに対応可能な多画素の固体撮像素子を開発す
る動きも活発である。
ところで、固体撮像素子の画素数を増加させるには、チ
ップサイズの制約があるため、単位セルの寸法をできる
限り小さくして、限られたチップサイズの中にできる限
り多くの画素数を収納しようとするのが一般的である。
このため、単位セル当りの取扱い得る光量および信号量
が低下し、感度やダイナミックレンジが減少し、素子全
体のS/Nの低下をもたらす。このような問題を克服する
には、素子内部で光電変換された電荷を効率よく検知し
素子全体としてのS/N向上をはかる必要がある。
ップサイズの制約があるため、単位セルの寸法をできる
限り小さくして、限られたチップサイズの中にできる限
り多くの画素数を収納しようとするのが一般的である。
このため、単位セル当りの取扱い得る光量および信号量
が低下し、感度やダイナミックレンジが減少し、素子全
体のS/Nの低下をもたらす。このような問題を克服する
には、素子内部で光電変換された電荷を効率よく検知し
素子全体としてのS/N向上をはかる必要がある。
一般に電荷結合素子を用いた固体撮像素子の電荷検出法
としては、浮遊拡散層と素子内部に集積化されたソース
ホロワ増幅器が用いられている。
としては、浮遊拡散層と素子内部に集積化されたソース
ホロワ増幅器が用いられている。
第３図は、従来の電荷結合素子の電荷検出を行なう出力
部近傍の半導体チップの断面図である。
部近傍の半導体チップの断面図である。
この従来例では、簡単のためＮチャネル素子について説
明をする。図において、１はＰ型の半導体基板、２はこ
の半導体基板と反対導電型のＮ型半導体層で、埋め込み
チャネルを構成する。３は酸化シリコン膜、4,5は電荷
結合素子の転送電極、６はリセット電極、７はN+型の浮
遊拡散層、８は拡散層でリセットドレインを構成する。
９はP+型チャネルストッパ、10は電荷結合素子と同一半
導体基板に集積化されたソースホロワ増幅器の回路図を
示す。電荷結合素子の埋め込みチャネル２内部で転送さ
れてきた電荷は、浮遊拡散層７に送り込まれ、電圧に変
換されたのち、ソースホロワ増幅器10を介して検知・出
力される。このとき、電荷は浮遊拡散層に付随する容量
CFJに反比例して電圧に変換される。したがって、CFJが
小さい程、電荷から電圧への変換効率がよく、S/Nも向
上する。このCFJとしては、浮遊拡散層７自身が対接地
間に有する容量と浮遊拡散層からソースホロワ増幅器ま
での配線の容量およびソースホロワ増幅器の入力容量等
が含まれ、各容量をできる限り小さくすることが望まし
い。このなかで、ソースホロワ増幅器の入力容量につい
て、つぎに検討する。
明をする。図において、１はＰ型の半導体基板、２はこ
の半導体基板と反対導電型のＮ型半導体層で、埋め込み
チャネルを構成する。３は酸化シリコン膜、4,5は電荷
結合素子の転送電極、６はリセット電極、７はN+型の浮
遊拡散層、８は拡散層でリセットドレインを構成する。
９はP+型チャネルストッパ、10は電荷結合素子と同一半
導体基板に集積化されたソースホロワ増幅器の回路図を
示す。電荷結合素子の埋め込みチャネル２内部で転送さ
れてきた電荷は、浮遊拡散層７に送り込まれ、電圧に変
換されたのち、ソースホロワ増幅器10を介して検知・出
力される。このとき、電荷は浮遊拡散層に付随する容量
CFJに反比例して電圧に変換される。したがって、CFJが
小さい程、電荷から電圧への変換効率がよく、S/Nも向
上する。このCFJとしては、浮遊拡散層７自身が対接地
間に有する容量と浮遊拡散層からソースホロワ増幅器ま
での配線の容量およびソースホロワ増幅器の入力容量等
が含まれ、各容量をできる限り小さくすることが望まし
い。このなかで、ソースホロワ増幅器の入力容量につい
て、つぎに検討する。
第４図は、ソースホロワ増幅器の等価回路図である 図において、21は駆動トランジスタ、22は定電流トラン
ジスタ、23は駆動トランジスタ21のソース端子で定電流
トランジスタ22のドレイン端子に接続され、ソースホロ
ワ増幅器の出力端子を構成する。24は駆動トランジスタ
21のドレイン端子で外部電源端子VDDに接続される。25
は駆動トランジスタ21のゲート端子でソースホロワ増幅
器の入力端子を構成し、浮遊拡散層７に接続される。ま
たCGD，CGSは、それぞれ駆動トランジスタ21のゲート端
子25とドレイン端子24との間およびゲート端子25とソー
ス端子23との間に存在する容量である。いまこのソース
ホロワ増幅器の増幅率をＡとすると入力容量CINは、CIN
＝CGD＋CGS（１−Ａ）と表わせる。ここで、一般にＡは
極めて１に近く、したがって、この式の第２項は、ほと
んど無視でき、CINはCGDのみによって決まる。このため
CGDをできる限り小さくすることが入力容量低減にとっ
てのぞましい。しかしながら、以下に述べるように、こ
のCGDは、ゲート端子とドレイン端子とが重なっている
ことによって発生しており、その低減は従来技術では困
難であった。
ジスタ、23は駆動トランジスタ21のソース端子で定電流
トランジスタ22のドレイン端子に接続され、ソースホロ
ワ増幅器の出力端子を構成する。24は駆動トランジスタ
21のドレイン端子で外部電源端子VDDに接続される。25
は駆動トランジスタ21のゲート端子でソースホロワ増幅
器の入力端子を構成し、浮遊拡散層７に接続される。ま
たCGD，CGSは、それぞれ駆動トランジスタ21のゲート端
子25とドレイン端子24との間およびゲート端子25とソー
ス端子23との間に存在する容量である。いまこのソース
ホロワ増幅器の増幅率をＡとすると入力容量CINは、CIN
＝CGD＋CGS（１−Ａ）と表わせる。ここで、一般にＡは
極めて１に近く、したがって、この式の第２項は、ほと
んど無視でき、CINはCGDのみによって決まる。このため
CGDをできる限り小さくすることが入力容量低減にとっ
てのぞましい。しかしながら、以下に述べるように、こ
のCGDは、ゲート端子とドレイン端子とが重なっている
ことによって発生しており、その低減は従来技術では困
難であった。
第５図は、駆動トランジスタ21の断面図を示している。
図において、31はソース領域、32はドレイン領域、33は
ゲート電極、34は酸化シリコン膜、35はドレイン32とゲ
ート33との重なり合った領域である。一般に、このよう
な駆動トランジスタのドレインあるいはソース領域の高
濃度の拡散層は、ゲート電極をマスクとして不純物を熱
拡散あるいはイオン注入することによって形成される。
さらに、通常、このような拡散層を形成した後、各種の
熱工程があるため、これら拡散層は、素子深さ方向のみ
ならず横方向にも拡り、ゲート電極端部の下にも高濃度
の拡散層が存在するようになる。すなわち、ゲート電極
とドレイン拡散層とが重なり合う領域35が発生すること
になる。CGDは、この重なり合った領域の酸化膜容量が
主たる成分である。この成分は、前述のCFJの約1/3の量
を占め、CFJ低減の大きな障害になっていた。
ゲート電極、34は酸化シリコン膜、35はドレイン32とゲ
ート33との重なり合った領域である。一般に、このよう
な駆動トランジスタのドレインあるいはソース領域の高
濃度の拡散層は、ゲート電極をマスクとして不純物を熱
拡散あるいはイオン注入することによって形成される。
さらに、通常、このような拡散層を形成した後、各種の
熱工程があるため、これら拡散層は、素子深さ方向のみ
ならず横方向にも拡り、ゲート電極端部の下にも高濃度
の拡散層が存在するようになる。すなわち、ゲート電極
とドレイン拡散層とが重なり合う領域35が発生すること
になる。CGDは、この重なり合った領域の酸化膜容量が
主たる成分である。この成分は、前述のCFJの約1/3の量
を占め、CFJ低減の大きな障害になっていた。
以上述べたように、従来技術では、ソースホロワ増幅器
の入力容量が駆動トランジスタのゲート・ドレイン端子
間容量できまり、その低減が極めて困難であった。この
ため、電荷結合素子の電荷検出感度の向上が制約され、
素子全体のS/Nの向上が困難であった。
の入力容量が駆動トランジスタのゲート・ドレイン端子
間容量できまり、その低減が極めて困難であった。この
ため、電荷結合素子の電荷検出感度の向上が制約され、
素子全体のS/Nの向上が困難であった。
本発明の目的はS/Nの改善された高性能の固体撮像素子
を提供ることにある。
を提供ることにある。
本発明の固体撮像素子は、電荷結合素子の信号電荷を受
取る浮遊拡散層と、この浮遊拡散層の電位変化を検出す
るソースホロワ増幅器とが集積化された固体撮像素子に
おいて、前記ソースホロワ増幅器の駆動トランジスタの
高濃度ドレイン拡散層とゲート電極とはオフセット構造
となっている。
取る浮遊拡散層と、この浮遊拡散層の電位変化を検出す
るソースホロワ増幅器とが集積化された固体撮像素子に
おいて、前記ソースホロワ増幅器の駆動トランジスタの
高濃度ドレイン拡散層とゲート電極とはオフセット構造
となっている。
駆動トランジスタの高濃度ドレイン拡散層とゲート電極
とがオフセット構造となっているので、ソースホロワ増
幅器の入力容量を大幅に低減させることが可能となる。
とがオフセット構造となっているので、ソースホロワ増
幅器の入力容量を大幅に低減させることが可能となる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の一実施例の主要部を示す半導体チッ
プの断面図であり、ソースホロワ増幅器の駆動トランジ
スタを示している。
プの断面図であり、ソースホロワ増幅器の駆動トランジ
スタを示している。
図において、１はＰ型の半導体基板、31はN+型の拡散層
からなるソース領域、32はN+型の拡散層からなるドレイ
ン領域、33はゲート電極、34はシリコン酸化膜、36はゲ
ート電極とドレイン拡散層とがオフセットされた領域で
ある。
からなるソース領域、32はN+型の拡散層からなるドレイ
ン領域、33はゲート電極、34はシリコン酸化膜、36はゲ
ート電極とドレイン拡散層とがオフセットされた領域で
ある。
この駆動トランジスタは、従来と異なり、図からもわか
るように、ゲート電極とドレイン拡散層とが互いに重な
り合わず、オフセットされた領域36を有している。この
オフセットされた領域36の形成は、拡散層31,32を形成
する際に、レジスト膜等のマスクを用いて、拡散層を形
成する不純物が、この領域36に注入されないようにする
ことによって容易に形成可能である。このオフセットさ
れた領域の長さは、通常１μｍもあれば充分である。こ
のようなゲート電極とドレイン拡散層とがオフセットさ
れた駆動トランジスタでは、ゲート・ドレイン間の容量
CGDがほとんど存在しない。このため、ソースホロワ増
幅器の入力容量CINが大幅に低減することになる。
るように、ゲート電極とドレイン拡散層とが互いに重な
り合わず、オフセットされた領域36を有している。この
オフセットされた領域36の形成は、拡散層31,32を形成
する際に、レジスト膜等のマスクを用いて、拡散層を形
成する不純物が、この領域36に注入されないようにする
ことによって容易に形成可能である。このオフセットさ
れた領域の長さは、通常１μｍもあれば充分である。こ
のようなゲート電極とドレイン拡散層とがオフセットさ
れた駆動トランジスタでは、ゲート・ドレイン間の容量
CGDがほとんど存在しない。このため、ソースホロワ増
幅器の入力容量CINが大幅に低減することになる。
第２図は、本発明の他の実施例の主要部を示す半導体チ
ップの断面図で、ソースホロワ増幅器の駆動トランジス
タを示している。
ップの断面図で、ソースホロワ増幅器の駆動トランジス
タを示している。
本図において、第１図と同一番号は、同一構成要素を示
すものとする。図において、37はオフセット領域36に形
成され、ドレイン拡散層と同一導電型の低濃度の不純物
を含む低濃度半導体領域である。単位面積あたりの濃度
としては、1013／cm2オーダ以下であればよい。この領
域37は、低濃度であるため熱工程をうけてもほとんど横
方向には拡散せず、また、通常の動作状態では空乏化し
ているため、第１図に示した素子と同様にゲート・ドレ
イン間には、ほとんど容量を発生しない。しかしなが
ら、本図に示す素子の特徴は、この低濃度半導体領域37
を設けることにより、トランジスタ内部での電流の流れ
を安定に行えるようにすることができるため、ソースホ
ロワ全体として安定に動作することである。この結果、
より高性能の素子実現が可能となる。
すものとする。図において、37はオフセット領域36に形
成され、ドレイン拡散層と同一導電型の低濃度の不純物
を含む低濃度半導体領域である。単位面積あたりの濃度
としては、1013／cm2オーダ以下であればよい。この領
域37は、低濃度であるため熱工程をうけてもほとんど横
方向には拡散せず、また、通常の動作状態では空乏化し
ているため、第１図に示した素子と同様にゲート・ドレ
イン間には、ほとんど容量を発生しない。しかしなが
ら、本図に示す素子の特徴は、この低濃度半導体領域37
を設けることにより、トランジスタ内部での電流の流れ
を安定に行えるようにすることができるため、ソースホ
ロワ全体として安定に動作することである。この結果、
より高性能の素子実現が可能となる。
以上説明したように本発明は、駆動トランジスタのゲー
ト・ドレイン間がオフセット構造になっているため、ソ
ースホロワ増幅器の入力容量も大きく低減し得る結果、
固体撮像素子の出力部における電荷と電圧との変換効率
が向上し、素子全体としてのS/Nが改善され、素子が高
密度化されても高性能化がはかれる効果がある。
ト・ドレイン間がオフセット構造になっているため、ソ
ースホロワ増幅器の入力容量も大きく低減し得る結果、
固体撮像素子の出力部における電荷と電圧との変換効率
が向上し、素子全体としてのS/Nが改善され、素子が高
密度化されても高性能化がはかれる効果がある。
第１図及び第２図はそれぞれ本発明の一実施例及び他の
実施例の主要部を示す半導体チップの断面図、第３図は
従来の電荷結合素子の出力部近傍を示す断面図、第４図
はソースホロワ増幅器の回路図、第５図は従来のソース
ホロワ増幅器の駆動トランジスタの断面図である。 １……Ｐ型半導体基板、２……Ｎ型埋め込みチャネル、
３……酸化シリコン膜、4,5……転送電極、６……リセ
ット電極、７……N+型浮遊拡散層、８……N+型リセット
ドレイン、９……P+型チャネルストッパ、10……ソース
ホロワ増幅器、21……駆動トランジスタ、22……定電流
トランジスタ、23……駆動トランジスタのソース端子、
24……駆動トランジスタのドレイン端子、25……駆動ト
ランジスタのゲート端子、31……ソース領域、32……ド
レン領域、33……ゲート電極、34……酸化シリコン膜、
35……ドレイン・ゲートの重なり部、36……オフセット
領域、37……低濃度半導体領域。
実施例の主要部を示す半導体チップの断面図、第３図は
従来の電荷結合素子の出力部近傍を示す断面図、第４図
はソースホロワ増幅器の回路図、第５図は従来のソース
ホロワ増幅器の駆動トランジスタの断面図である。 １……Ｐ型半導体基板、２……Ｎ型埋め込みチャネル、
３……酸化シリコン膜、4,5……転送電極、６……リセ
ット電極、７……N+型浮遊拡散層、８……N+型リセット
ドレイン、９……P+型チャネルストッパ、10……ソース
ホロワ増幅器、21……駆動トランジスタ、22……定電流
トランジスタ、23……駆動トランジスタのソース端子、
24……駆動トランジスタのドレイン端子、25……駆動ト
ランジスタのゲート端子、31……ソース領域、32……ド
レン領域、33……ゲート電極、34……酸化シリコン膜、
35……ドレイン・ゲートの重なり部、36……オフセット
領域、37……低濃度半導体領域。
Claims (1)
- 【請求項１】電荷結合素子の信号電荷を受取る浮遊拡散
層と、この浮遊拡散層の電位変化を検出するソースホロ
ワ増幅器とが集積化された固体撮像素子において、前記
ソースホロワ増幅器の駆動トランジスタの高濃度ドレイ
ン拡散層とゲート電極とはオフセット構造となっている
ことを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191382A JPH0715986B2 (ja) | 1986-08-15 | 1986-08-15 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191382A JPH0715986B2 (ja) | 1986-08-15 | 1986-08-15 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6346764A JPS6346764A (ja) | 1988-02-27 |
| JPH0715986B2 true JPH0715986B2 (ja) | 1995-02-22 |
Family
ID=16273663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61191382A Expired - Lifetime JPH0715986B2 (ja) | 1986-08-15 | 1986-08-15 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715986B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795655B2 (en) | 2006-10-04 | 2010-09-14 | Sony Corporation | Solid-state imaging device and electronic device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125224A (ja) * | 1984-07-12 | 1986-02-04 | Nec Corp | 電力供給制御装置 |
-
1986
- 1986-08-15 JP JP61191382A patent/JPH0715986B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125224A (ja) * | 1984-07-12 | 1986-02-04 | Nec Corp | 電力供給制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6346764A (ja) | 1988-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851890A (en) | Solid-state image sensor | |
| JP2878137B2 (ja) | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 | |
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| EP0173542A2 (en) | A solid-state image sensor | |
| JPH0666446B2 (ja) | 固体撮像素子 | |
| JPH09246514A (ja) | 増幅型固体撮像装置 | |
| KR100280014B1 (ko) | 증폭형 광전변환소자 및 그의 제조방법 및 증폭형 고체촬상장치 | |
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| JPH09275201A (ja) | 固体撮像素子 | |
| JPH01243462A (ja) | 固体撮像素子 | |
| JPH01502634A (ja) | イメージセンサ用出力回路 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JPH0715986B2 (ja) | 固体撮像素子 | |
| JPH0319349A (ja) | 電荷結合素子 | |
| JPH07297295A (ja) | Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 | |
| JP2870467B2 (ja) | 電荷結合装置 | |
| KR100204914B1 (ko) | 고체촬상소자의 신호검출장치 | |
| JP3006022B2 (ja) | 固体撮像素子 | |
| JP2594923B2 (ja) | 固体撮像素子 | |
| JP3024183B2 (ja) | 電荷結合装置の製造方法 | |
| JPH0760895B2 (ja) | 電荷結合素子及びその駆動方法 | |
| JPH01103872A (ja) | 固体撮像装置 | |
| JPH04280676A (ja) | 増幅型固体撮像装置 | |
| JP2898005B2 (ja) | 固体撮像素子 | |
| JPH0682823B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |