JPS6346764A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS6346764A JPS6346764A JP61191382A JP19138286A JPS6346764A JP S6346764 A JPS6346764 A JP S6346764A JP 61191382 A JP61191382 A JP 61191382A JP 19138286 A JP19138286 A JP 19138286A JP S6346764 A JPS6346764 A JP S6346764A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- region
- source follower
- diffusion layer
- follower amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000007787 solid Substances 0.000 title abstract 2
- 238000009792 diffusion process Methods 0.000 claims description 30
- 238000003384 imaging method Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 241001494479 Pecora Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、固体撮像素子に関し、特に固体撮像素子にお
ける出力増幅器に関する。
ける出力増幅器に関する。
し従来の技術〕
固体撮像素子は、撮像管に比べ、小型、軽量、低消費電
力などの特徴があり、近年、精力的な開発が進められ、
家庭用・放送用カメラ等に、広く用いられ始めている。
力などの特徴があり、近年、精力的な開発が進められ、
家庭用・放送用カメラ等に、広く用いられ始めている。
また、最近の傾向としては、将来の高画質のテレビジョ
ンシステｌ、に対応可能な多画素の固体撮像素子を開発
する動きも活発である。
ンシステｌ、に対応可能な多画素の固体撮像素子を開発
する動きも活発である。
ところで、固体撮１象素子グ）画素数を増加させるには
、チップサイズの訓約があるため、単位セルの寸法をで
きる限り小さくして、限られたチップサイズの中にでき
る限り多くの画素数を収納しようとするのが一般的であ
る。このため、単位セル当りの取板いｌｌｊる光量およ
び信号量が低下し、感度やダイナミックレンジが減少し
、素子全体のＳ／間の低下をもたらす。このような問題
を克服するには、素子内部で光１ｉＩｔ変換された電荷
を効率よく検知し素子全体としてのＳ ｙ’ Ｎ向上分
はかる必要がある。
、チップサイズの訓約があるため、単位セルの寸法をで
きる限り小さくして、限られたチップサイズの中にでき
る限り多くの画素数を収納しようとするのが一般的であ
る。このため、単位セル当りの取板いｌｌｊる光量およ
び信号量が低下し、感度やダイナミックレンジが減少し
、素子全体のＳ／間の低下をもたらす。このような問題
を克服するには、素子内部で光１ｉＩｔ変換された電荷
を効率よく検知し素子全体としてのＳ ｙ’ Ｎ向上分
はかる必要がある。
一般に電荷結合素子を用いた固体撮像素子の電荷検出法
としては、浮遊拡散層と素子内部に集積１ヒさｔした゛
ソースホロワ増幅器が用いられている。
としては、浮遊拡散層と素子内部に集積１ヒさｔした゛
ソースホロワ増幅器が用いられている。
第３図は、従来の電荷結合素子の電荷検出を行なう出力
部近傍の半導体チップの断面図である。
部近傍の半導体チップの断面図である。
この従来例では、簡単のかめＮチャネル素子について説
明をする９図において、１はＰ型の半導体基板、２はこ
の半導体基板と反対導電型のＮ型半導体層で、埋め込み
チャネルを構成する。３は酸化シリコン膜、４．５は電
荷結合素子の転送電極、６はリセット電極、７はＮ１型
の浮遊拡散層、８は拡散層でリセットドレインを構成す
る。
明をする９図において、１はＰ型の半導体基板、２はこ
の半導体基板と反対導電型のＮ型半導体層で、埋め込み
チャネルを構成する。３は酸化シリコン膜、４．５は電
荷結合素子の転送電極、６はリセット電極、７はＮ１型
の浮遊拡散層、８は拡散層でリセットドレインを構成す
る。
９はＰ＋型チャネルストッパ、１０は電荷結合素子と同
一半導体基板に集積化されたソースホロワ増幅器の回路
図を示す。電荷結合素子の埋め込みチャネル２内部で転
送されてきた電荷は、浮遊拡散層７に送り込まれ、電圧
に変換されたのち、ソースホロワ増幅器１０を介して検
知・出力される。このとき、電荷は浮遊拡散層に付随す
る容量Ｃ：ＦＪに反比例して電圧に変換される。したが
って、ＣＦＪが小さい程、電荷から電圧への変換効率が
よく、Ｓ 、／ Ｎも向上する。このＣＦ、としては、
浮遊拡散層７白身が対接地間に有する容量と浮遊拡散層
からソースホロワ増幅器までの配線の容量およびソース
ホロワ増幅器の入力容量等が含まれ、各容量をできる限
り小さくすることが望まｌ。
一半導体基板に集積化されたソースホロワ増幅器の回路
図を示す。電荷結合素子の埋め込みチャネル２内部で転
送されてきた電荷は、浮遊拡散層７に送り込まれ、電圧
に変換されたのち、ソースホロワ増幅器１０を介して検
知・出力される。このとき、電荷は浮遊拡散層に付随す
る容量Ｃ：ＦＪに反比例して電圧に変換される。したが
って、ＣＦＪが小さい程、電荷から電圧への変換効率が
よく、Ｓ 、／ Ｎも向上する。このＣＦ、としては、
浮遊拡散層７白身が対接地間に有する容量と浮遊拡散層
からソースホロワ増幅器までの配線の容量およびソース
ホロワ増幅器の入力容量等が含まれ、各容量をできる限
り小さくすることが望まｌ。
い。このなかで、ソースホロワ増幅器の入力容量につい
て、つぎに検討する。
て、つぎに検討する。
第４図は、ソースホロワ増幅器の等価回路図である
図において、２１は駆動トランジスタ、２２は定電流ト
ランジスタ、２３は駆動１−ランジスタ２１のソース端
子で定電流）・ランジスタ２２の１でレイン端子に接続
され、ソースホロワ増幅器の出力端子を構成する。２４
は駆動１〜ランジスタ２１のトレイン端子で外部電源端
子■Ｄｏに接続される。
ランジスタ、２３は駆動１−ランジスタ２１のソース端
子で定電流）・ランジスタ２２の１でレイン端子に接続
され、ソースホロワ増幅器の出力端子を構成する。２４
は駆動１〜ランジスタ２１のトレイン端子で外部電源端
子■Ｄｏに接続される。
２５は駆動トランジスタ２１のゲート端子でソースホロ
ワ増幅器の入力端子を構成し、浮遊拡散層７に接続され
る。またＣ６ｏ、ｃｏｓは、それぞれ駆動ｌ〜ランジス
タ２１のゲート端子２５とドレイン端子２４との間およ
びゲート端子２５とソース端子２３との間に存在する容
量である。いまこのソースホロワ増幅器の増幅率をＡと
すると入力容量ＣＩＮは、ＣＩ Ｎ −ＣＧｏ 十Ｃａ
ｓ （Ｌ Ａ ）と表わせる。ここで、一般にＡは極
めて１に近く、したがって、この式の第２項は、はとん
ど無視でき、ＣＩＮはＣａｏのみによって決まる。この
ためＣＯＤをできる限り小さくすることが入力容量低減
にとってのぞましい。しかしながら、以下に述べるよう
に、このＣＯＤは、ゲート端子とドレイン端子とが重な
っていることによって発生しており、その低減は従来技
術では困難であった。
ワ増幅器の入力端子を構成し、浮遊拡散層７に接続され
る。またＣ６ｏ、ｃｏｓは、それぞれ駆動ｌ〜ランジス
タ２１のゲート端子２５とドレイン端子２４との間およ
びゲート端子２５とソース端子２３との間に存在する容
量である。いまこのソースホロワ増幅器の増幅率をＡと
すると入力容量ＣＩＮは、ＣＩ Ｎ −ＣＧｏ 十Ｃａ
ｓ （Ｌ Ａ ）と表わせる。ここで、一般にＡは極
めて１に近く、したがって、この式の第２項は、はとん
ど無視でき、ＣＩＮはＣａｏのみによって決まる。この
ためＣＯＤをできる限り小さくすることが入力容量低減
にとってのぞましい。しかしながら、以下に述べるよう
に、このＣＯＤは、ゲート端子とドレイン端子とが重な
っていることによって発生しており、その低減は従来技
術では困難であった。
第５図は、駆動トランジスタ２］の断面図を示している
。
。
図において、３Ｘはソース領域、３２はドレイン領域、
３３はゲート電極、３４は酸化シリコン、ル１．３５は
ドレイン３２とゲー１〜３３との重なり合った領域であ
る。一般に、このような駆動トランジスタのドレインあ
るいはソース領域の高濃度の拡散層は、ゲート電極をマ
スクとして不純物を熱拡散あるいはイオン注入すること
によって形成される。さらに、通常、このような拡散層
を形成した後、各種の熱工程があるため、これら拡散層
は、素子深さ方向のみならず横方向にも拡り、ゲー１へ
電極端部の下にも高濃度の拡散層が存在するようになる
。すなわち、ゲート電極とドレイン拡散層とが重なり合
う領域３５が発生することになる。ＣＯＤは、この重な
り合った領域の酸化膜容量が主たる成分である。この成
分は、前述のＣＰＪの約１／３の量を占め、ＣＦＪ低域
の大きな障害になっていた。
３３はゲート電極、３４は酸化シリコン、ル１．３５は
ドレイン３２とゲー１〜３３との重なり合った領域であ
る。一般に、このような駆動トランジスタのドレインあ
るいはソース領域の高濃度の拡散層は、ゲート電極をマ
スクとして不純物を熱拡散あるいはイオン注入すること
によって形成される。さらに、通常、このような拡散層
を形成した後、各種の熱工程があるため、これら拡散層
は、素子深さ方向のみならず横方向にも拡り、ゲー１へ
電極端部の下にも高濃度の拡散層が存在するようになる
。すなわち、ゲート電極とドレイン拡散層とが重なり合
う領域３５が発生することになる。ＣＯＤは、この重な
り合った領域の酸化膜容量が主たる成分である。この成
分は、前述のＣＰＪの約１／３の量を占め、ＣＦＪ低域
の大きな障害になっていた。
以上述べたように、従来技術では、ソースホロワ増幅器
の入力容量が駆動トランジスタのゲート・トレイン端子
間容量できまり、その低減が極めて困難であった。この
ため、電荷結合素子の電荷検出感度の向上が制約され、
素子全体のＳ／Ｎの向上が困難であった。
の入力容量が駆動トランジスタのゲート・トレイン端子
間容量できまり、その低減が極めて困難であった。この
ため、電荷結合素子の電荷検出感度の向上が制約され、
素子全体のＳ／Ｎの向上が困難であった。
本発明の目的はＳ／Ｎの改善された高性能の固体撮像素
子を提供することにある。
子を提供することにある。
本発明の固体撮像素子は、電荷結合素子の信号電荷を受
取る浮遊拡散層と、この浮遊拡散層の電位変化を検出す
るソースホロワ増幅器とか喚積化された固体撮像素子に
おいて、前記ソースホロワ増幅器の駆動トランジスタの
高濃度ドレイン拡散層とゲート電極とはオフセット構造
となっている。
取る浮遊拡散層と、この浮遊拡散層の電位変化を検出す
るソースホロワ増幅器とか喚積化された固体撮像素子に
おいて、前記ソースホロワ増幅器の駆動トランジスタの
高濃度ドレイン拡散層とゲート電極とはオフセット構造
となっている。
駆動トランジスタの高濃度ドレイン拡散層とゲート電極
とがオフセット構造となっているので、ソースホロワ増
幅器の入力容量を大幅に低減させることが可能となる。
とがオフセット構造となっているので、ソースホロワ増
幅器の入力容量を大幅に低減させることが可能となる。
次に、本発明の実施例について図面を参照し一〇説明す
る。
る。
第１図は、本発明の一実施例の主要部を示す半導体チッ
プの断面図であり、ソースホロワ増幅器の駆動トランジ
スタを示している。
プの断面図であり、ソースホロワ増幅器の駆動トランジ
スタを示している。
図において、１はＰ型の半導体基板、３１はＮ＋型の拡
散層からなるソース領域、３２はＮ＋型の拡散層からな
るトレイン領域、３３はゲート電極、３４はシリコン酸
化膜、３６はゲート電極とトレイン拡散層とがオフセン
トされた領域である。
散層からなるソース領域、３２はＮ＋型の拡散層からな
るトレイン領域、３３はゲート電極、３４はシリコン酸
化膜、３６はゲート電極とトレイン拡散層とがオフセン
トされた領域である。
この駆動トランジスタは、従来と５ｒ４なり、図からも
わかるように、グー１−電極とドレイン拡散層とが互い
に重なり合わず、オフセラ１〜された領域３６を有して
いる。このオフセットされた領域３６の形成は、拡散層
３１．３２を形成する際に、レジスト膜等のマスクを用
いて、拡散層を形成する不純物が、この領域３６に注入
されないようにすることによって容易に形成可能である
。このオフセットされた領域の長さは、通常１７１ｍも
あれば充分である。このようなゲート電極とドレイン拡
散層とがオフセットさｈか駆動トランジスタでは、ゲー
１〜・ドレイン間の容Ｎ ＣＧ Ｄがほとんど存在しな
い。このため、ソースホロワ増幅器の入力容量ＣＩＮが
大幅に低減することになる。
わかるように、グー１−電極とドレイン拡散層とが互い
に重なり合わず、オフセラ１〜された領域３６を有して
いる。このオフセットされた領域３６の形成は、拡散層
３１．３２を形成する際に、レジスト膜等のマスクを用
いて、拡散層を形成する不純物が、この領域３６に注入
されないようにすることによって容易に形成可能である
。このオフセットされた領域の長さは、通常１７１ｍも
あれば充分である。このようなゲート電極とドレイン拡
散層とがオフセットさｈか駆動トランジスタでは、ゲー
１〜・ドレイン間の容Ｎ ＣＧ Ｄがほとんど存在しな
い。このため、ソースホロワ増幅器の入力容量ＣＩＮが
大幅に低減することになる。
第２図は、本発明の他の実施例の主要部を示す半導体チ
ップの断面図で、ソースホロワ増幅器の駆動トランジス
タを示している。
ップの断面図で、ソースホロワ増幅器の駆動トランジス
タを示している。
本図において、第１図と同一番号は、同一構成要素を示
すものとする。図において、３７はオフセット領域３６
に形成され、ドレイン拡散層と同一導電型の低濃度の不
純物を含む低？ｇｚ度半導体領域である。単位面積あた
りの濃度としては、１０１３／ｃｍ２オーダ以下であれ
ばよい。この領域３７は、低濃度であるため熱工程をう
けてもほとんど横方向には拡散せず、また、通常の動作
状態では空乏化しているため、第１［３に示した素子と
同様にゲート・トレイン間には、はとんど容量を発生し
ない。しかしながら、本図に示す素子の特徴は、この低
濃度半導体領域３７を設けることにより、トランジスタ
内部での電流の流れと安定に行えるようにすることがで
きるなめ、ソースホロワ全体として安定に動作すること
である。この結果、より高性能の素子実現が可能となる
。
すものとする。図において、３７はオフセット領域３６
に形成され、ドレイン拡散層と同一導電型の低濃度の不
純物を含む低？ｇｚ度半導体領域である。単位面積あた
りの濃度としては、１０１３／ｃｍ２オーダ以下であれ
ばよい。この領域３７は、低濃度であるため熱工程をう
けてもほとんど横方向には拡散せず、また、通常の動作
状態では空乏化しているため、第１［３に示した素子と
同様にゲート・トレイン間には、はとんど容量を発生し
ない。しかしながら、本図に示す素子の特徴は、この低
濃度半導体領域３７を設けることにより、トランジスタ
内部での電流の流れと安定に行えるようにすることがで
きるなめ、ソースホロワ全体として安定に動作すること
である。この結果、より高性能の素子実現が可能となる
。
以−ヒ説明したように本発明は、駆動トランジスタのゲ
ー）へ・トレイン間がオフセット桿￥）青になっている
ため、ソースホロワ増幅器の入力容量も大きく低減し得
る結果、固体撮像素子の出力部における電荷と電圧との
変換効率が向上し、素子全体としてのＳ／Ｎが改善され
、素子が高密度化されても高性能化がはかれる効果があ
る。
ー）へ・トレイン間がオフセット桿￥）青になっている
ため、ソースホロワ増幅器の入力容量も大きく低減し得
る結果、固体撮像素子の出力部における電荷と電圧との
変換効率が向上し、素子全体としてのＳ／Ｎが改善され
、素子が高密度化されても高性能化がはかれる効果があ
る。
第１図及び第２図はそれぞれ本発明の一実施例及び他の
実施例の主要部を示す半導体チップの断面図、第３図は
従来の電荷結合素子の出力部近傍を示す断面図、第４図
はンースホロワ増、幅器の回路ＩＡ、第５図は従来のソ
ースホロワ増幅器の駆動）・ランジスタの断面図である
。 １・・・Ｐ型半導体基板、２・・・Ｎ型埋め込みチャネ
ル、３・・・酸化シリコン膜、４，５・・・転送′電極
、６・・・リセット電極、７・・・Ｎ＋を浮遊拡散層、
８・・・Ｎ＋型リすッ）・ドしイン、９・・・Ｐ′型チ
ャネルス１〜ツバ、１０・・・ソースホロワ増幅器、２
１・・駆動１〜ランジスタ、２２・・・定電流１〜ラン
ジスタ、２３・・・駆動Ｉ・ランジスタのソース端子、
２４・・・駆動トランジスタのドレイン端子、２５・・
・駆動ｌ・ランジスタのデー１〜端子、３１・・・ソー
ス領域、３２・・・ドレン領域、３３・・・ゲート電極
、３４・・・酸１ヒシリ：１ン膜、３５・・・ドレイン
・ゲートの重なり部、３６・・・オフセット領域、３７
・・・低濃度半導体領域。 ｒＮ 第４図 ！ 第２図 １・ Ｐ型千番件基版 ２ Ｎ習理シ１シ）シＬン艷、・；九＾−ノ）−ヤ
ニｊシーツＬ・・′３ ０斐イロン１）コン１灸 ４！ 千ムシ閣Ｐ本に ６−“ １ノ乞ツト４緊灯２ ７−・ 、〜ｆ型ｙ４迷：ＦＡ部Ｑ菩 ？ ・・ Ｎれ竺ｊノセッＦ−Ｆ’レインｑ Ｐ１ツ
斗ヤネルヌトンハ゛ ｌθ ツーヌ氷ロフｐＷ幅器 第３区 ｘｕ 羊５図
実施例の主要部を示す半導体チップの断面図、第３図は
従来の電荷結合素子の出力部近傍を示す断面図、第４図
はンースホロワ増、幅器の回路ＩＡ、第５図は従来のソ
ースホロワ増幅器の駆動）・ランジスタの断面図である
。 １・・・Ｐ型半導体基板、２・・・Ｎ型埋め込みチャネ
ル、３・・・酸化シリコン膜、４，５・・・転送′電極
、６・・・リセット電極、７・・・Ｎ＋を浮遊拡散層、
８・・・Ｎ＋型リすッ）・ドしイン、９・・・Ｐ′型チ
ャネルス１〜ツバ、１０・・・ソースホロワ増幅器、２
１・・駆動１〜ランジスタ、２２・・・定電流１〜ラン
ジスタ、２３・・・駆動Ｉ・ランジスタのソース端子、
２４・・・駆動トランジスタのドレイン端子、２５・・
・駆動ｌ・ランジスタのデー１〜端子、３１・・・ソー
ス領域、３２・・・ドレン領域、３３・・・ゲート電極
、３４・・・酸１ヒシリ：１ン膜、３５・・・ドレイン
・ゲートの重なり部、３６・・・オフセット領域、３７
・・・低濃度半導体領域。 ｒＮ 第４図 ！ 第２図 １・ Ｐ型千番件基版 ２ Ｎ習理シ１シ）シＬン艷、・；九＾−ノ）−ヤ
ニｊシーツＬ・・′３ ０斐イロン１）コン１灸 ４！ 千ムシ閣Ｐ本に ６−“ １ノ乞ツト４緊灯２ ７−・ 、〜ｆ型ｙ４迷：ＦＡ部Ｑ菩 ？ ・・ Ｎれ竺ｊノセッＦ−Ｆ’レインｑ Ｐ１ツ
斗ヤネルヌトンハ゛ ｌθ ツーヌ氷ロフｐＷ幅器 第３区 ｘｕ 羊５図
Claims (1)
- 電荷結合素子の信号電荷を受取る浮遊拡散層と、この
浮遊拡散層の電位変化を検出するソースホロワ増幅器と
が集積化された固体撮像素子において、前記ソースホロ
ワ増幅器の駆動トランジスタの高濃度ドレイン拡散層と
ゲート電極とはオフセット構造となっていることを特徴
とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191382A JPH0715986B2 (ja) | 1986-08-15 | 1986-08-15 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61191382A JPH0715986B2 (ja) | 1986-08-15 | 1986-08-15 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6346764A true JPS6346764A (ja) | 1988-02-27 |
| JPH0715986B2 JPH0715986B2 (ja) | 1995-02-22 |
Family
ID=16273663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61191382A Expired - Lifetime JPH0715986B2 (ja) | 1986-08-15 | 1986-08-15 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715986B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795655B2 (en) | 2006-10-04 | 2010-09-14 | Sony Corporation | Solid-state imaging device and electronic device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125224A (ja) * | 1984-07-12 | 1986-02-04 | Nec Corp | 電力供給制御装置 |
-
1986
- 1986-08-15 JP JP61191382A patent/JPH0715986B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125224A (ja) * | 1984-07-12 | 1986-02-04 | Nec Corp | 電力供給制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795655B2 (en) | 2006-10-04 | 2010-09-14 | Sony Corporation | Solid-state imaging device and electronic device |
| US8211733B2 (en) | 2006-10-04 | 2012-07-03 | Sony Corporation | Solid-state imaging device and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0715986B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI297209B (ja) | ||
| CN102938408B (zh) | 固态成像器件和照相机 | |
| US20080055451A1 (en) | Solid-state imaging device and imaging apparatus | |
| US5569616A (en) | Process for forming an output circuit device for a charge transfer element having tripartite diffusion layer | |
| JPH11284169A (ja) | 増幅型固体撮像装置 | |
| JP2006157000A (ja) | ベリードチャンネルｍｏｓトランジスタを具備したｃｍｏｓイメージセンサ | |
| US20050263764A1 (en) | CMOS imaging device having an improved fill factor | |
| US8853755B2 (en) | Image sensor pixel circuit | |
| JPH077147A (ja) | 電荷結合素子型イメージセンサ | |
| JP2875132B2 (ja) | 電荷転送装置 | |
| JPS6346764A (ja) | 固体撮像素子 | |
| KR100731122B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP3553576B2 (ja) | 固体撮像装置、ｍｏｓトランジスタ及び寄生容量抑制方法 | |
| JP2012119561A (ja) | 固体撮像素子、および、固体撮像素子の製造方法 | |
| WO1988002186A1 (en) | Output circuit for image sensor | |
| JPH0412068B2 (ja) | ||
| US20010054713A1 (en) | Solid state imager | |
| JPH09246512A (ja) | 増幅型固体撮像素子 | |
| JPH04280680A (ja) | 固体撮像装置 | |
| JPS63310172A (ja) | 電荷転送装置 | |
| JPH07297295A (ja) | Ｍｏｓトランジスタ構造およびこれを用いた電荷転送装置 | |
| US20050023570A1 (en) | Image sensor with transparent transistor gates | |
| JP2002280539A (ja) | 固体撮像素子 | |
| JPS5965470A (ja) | 電荷結合素子の出力構造 | |
| JPH01233771A (ja) | 電荷転送素子とその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |