JPS586608A - 時定数制御自在な時定数回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は時定数制御自在な時定数回路に関し、特にフィ
ルタの周波数特性の切換制御に用いる時定数制御自在な
時定数回路に関する。

フィルタの時定数を外部制御信号によって切換えること
によシその周波数特性を制御することが広く行われてい
る。例えば、音響機器のテープレコーダにおいて、ノイ
ズ低域方式としていわゆるドルビーノイズリダクション
システムが採用されているが、当該方式にはＢ及びＣタ
イプの２種類がある。当該両方式の相違の１つとして、
信号の高域部のレベル制御特性が掲げられる。よって両
方式の選択を可能にしたテープレコーダにあっては、こ
の選択に応じて高域フィルタの周波数特性が制御自在な
構成とされている。

第１図はかかる高域フィルタの回路を示しており、入力
信号ν、は時定数決定用のコンデンサＣ０゜Ｃ２より成
る分圧回路を経て抵抗Ｒ３１コンデンサＣ３よシなる並
列回路に印加され、直流カット用コンデンサＣ４を介し
てフィルタ出力嘗。となる。そして、信号ラインと基準
電位点（ｖｒｇ／）との間に第１の時定数決定用抵抗Ｒ
１が挿入されており、また、この抵抗Ｒ１と交流的に並
列接続可能なように第２の時定数決定用抵抗Ｒ２が設け
られている。すなわち、この抵抗Ｒ２の一端は直流カッ
ト用コンデンサＣ５を介して信号ラインに接続されてお
り、他端は外部制御信号によりオンオフ制御されるスイ
ッチングトランジスタＱ１を介して接地されている。尚
、出尖端のＶＲはその両端電圧レベルに応じて抵抗値が
変化するいわゆるＶＣＲ（電圧制御レジスタ）であり、
このフィルタを経た高域成分の信号レベルに応じてその
抵抗値が変化することＫより、信号レベルの減衰量が制
御されるもので、この回路の出力嘗。が図示せぬ別ルー
トの信号路を経た中低域信号と加算合成されて、全体の
信号の周波数及びレベルに応じた補正がなされるように
なっている。

Ｂ、Ｃタイプのドルビーノイズリダクション方式の選定
により、トランジスタＱ１がオンオフ制御されるもので
、フィルタの時定数はＣ１＋Ｃ２とＲ１又はＲ１／　Ｒ
２により夫々決定されることになる。トランジスタＱ、
がオン（Ｂタイプ）時にはＲ１／　Ｒ２となり、オフ（
Ｃタイプ）時にはＲ１のみとなシ、例えばＲ１／Ｒ１／
Ｒ２勢４となるように各抵抗値を選定して、Ｃタイプ方
式の時にフィルタのカットオフを２オクターブ下げるよ
うにしている。

かかる構成においては、直流′カット用コンデンサＣ５
の存在のためにトランジスタＱ１のオン時にこのコンデ
ンサＣ５ヘチヤージ電流が流れるために信号ラインの電
位変動が生じ、結果としてクリックノイズの発生原因と
なっている。

従って、本発明の目的はフィルタにおける時定数切換時
にクリックノイズの発生を防止するようにした時定数回
路を提供することである。

本発明による時定数制御自在な時定数回路は一端が基準
電位点に接続された第１の時定数決定抵抗素子と、この
抵抗素子の他端に一端が共通接続された第２の時定数決
定抵抗素子と、この第２の抵抗素子の他端へ外部制御信
号に応じて前記基準電位点と同一電位の供給をオンオフ
制御する切換手段とを含むことを特徴とする。

以下、図面により本発明を説明する。

第２図は本発明の原理を示す回路図であシ、第１図と同
等部分は同一符号により示されている。

図において、第１及び第２の時定数決定抵抗Ｒ１゜Ｒ２
の各一端は信号ラインにおいて共通接続されておシ、抵
抗Ｒ２の他端にはスイッチＳＷを介して抵抗−の基準電
位Ｖｒａｆと同一電位が供給されるようになっている。

他の回路構成は第１図のそれと同等である。

スイッチＳＷを外部制御信号によりオンオフ制御するこ
とにより、フィルタの回路時定数決定抵抗値がＲ１又は
Ｒ１／Ｒ２となって、第１図と同等のフィルタ特性を呈
する。ここで、スイッチＳＷオン時には抵抗Ｒ１，Ｒ２
の各他端は共に同一電位ＶデげＫあるために、抵抗Ｒ１
，Ｒ２には基準電位Ｖデげ　による電流ゆ流れずよって
信号ラインの電位変動をなくすことができてクリックノ
イズの防止が図れる。こうすることにより、第１図にお
ける直流カットコンデンサＣ５を省略することができ集
積回路化にも好適となる。

第３図は本発明の一実施例回路図であり、第２図と同等
部分は同一符号により示されている。図において、時定
数切換用のスイッチング素子としてＮＰＮ　）ランジス
タＱ１が用いられておシ、そのエミッタが抵抗Ｒ２の他
端にまたコレクタが基準電位点Ｖ、げに夫々接続されて
いる。そして、このトランジスタＱ１のオンオフによっ
て抵抗Ｒ２の他端へ抵抗Ｒ１の他端と同一電位が供給制
御される。このトランジスタＱ１のペースには制御スイ
ッチＳ及びダイオードＤ１を介してベース電流供給用電
流源Ｉ。が供給されており、この電流源■。のスイッチ
Ｓを経た出力は抵抗Ｒ４を介して基準電位点（Ｖｒｇｆ
）へ流れるようになっている。尚、トランジスタＱ１の
コレクタ・エミッタ間には２個の直列接続ダイオードＤ
２が、当該トランジスタの逆耐圧保護用として設けられ
ている。

従って、スイッチＳのオフ時には、トランジスタＱ１は
オフであるから時定数決定用の抵抗値はＲ１のみとなる
。この時信号ラインの信号レベルが０．６Ｖ程正方向に
振れると、オフトランジスタＱ１のベース・エミッタ間
が順方向ダイオードとして動作し、抵抗Ｒ２を通してリ
ーク電流が流れるから、これを防止すべくダイオードＤ
１が挿入されて、トランジスタＱ□のオフ時の信号ライ
ンの信号レベルの正方向振れを２　Ｖ、Ｅまで許容可能
としている。

スイッチＳがオンとされると、トランジスタＱ１はオン
となって、時定数決定抵抗値はＲ１／Ｒ２となって、フ
ィルタ特性の切換がなされる。この時抵抗Ｒ２の他端に
は抵抗Ｒ１の他端と同一電位が供給されるので、信号ラ
インの電位変動は生じず、クリックノイズの発生はない
。但し、トランジスタＱ１の微少なベース−制御電流が
抵抗Ｒ０を介して流れることになるが、基準電圧源（Ｖ
デｅｆ）の直流インピーダンスを小に設計することによ
シ、基準電位Ｖｒｍｆの変動をなくすことができ、クリ
ックノイズの抑圧をより完全とすることができる。

第４図は上述したドルビーＣタイプのノイズリダクショ
ンシステムの概略を示すブロック図であり、記録される
べき入力信号はスペクトラルスキューイング回路１０．
アンチサナニレ−ジョン回路１１よシなる主信号路を経
る−０また回路ｌＯの出力がハイレベルステージ段１３
により信号処理され加算器１５にて回路１０の出力と加
算される。またアンチサチーレーシ目ン回路１１の出力
はローレベルステージ段１４によシ信号処理され加算器
１６にて回路１１の出力と加算される。これらハイ及び
ローレベルステージ段が副信号路となり、加算器１６の
出力がデツキ１２に入力されてテープへ記録される。か
かる信号処理回路によって中高域信号は２０　ｄＢ圧縮
されてエンコード処理される。また、再生時におけるデ
コード処理は、エンコード処理と逆特性を有する回路に
より処理されて２０　ｄＢの伸長がなされる。図におい
てデコード処理回路の各ブロックには、エンコード処理
回路の対応する各ブロックの符号に「′」を付して示し
ている。

ドルビーＣタイプのノイズリダクションシステムにおい
てはスペクトラルスキューイング回路１０゜１０’及び
アンチサナニレ−ジョン回路Ｈ，１１’がバイパスされ
、また副信号路における中高域信号の圧縮伸長が１０ｄ
Ｂとされるように切替制御されるものである。

これら、各回路の機能等については周知である故に特に
説明しない。

叙上のように、本発明によれば極めて簡単な構成で、時
定数切換時のクリックノイズの発生を防止し得ると共に
直流阻止用の大容量のコンデンサを省略することが可能
となシ、集積回路化及び小型化が図れる。

尚、テープレコーダのノイズリダクションシステムにお
ける高域フィルタの時定数切換以外にも種々の回路装置
に適用されるものである。

【図面の簡単な説明】

第１図は従来の時定数制御自在な時定数回路の具体例を
示す図、第２図は本発明の原理を示す図、第３図は本発
明の実施例の回路図、第４図はテープレコーダのドルビ
ーノイズリダクションシステムの回路を示す図である。 主要部分の符号の説明 Ｃ□、Ｃ２・・・・・・時定数決定用コンデンサＲ１，
Ｒ２・・・・・・時定数決定用抵抗Ｑ１　　・・・・・
・・・・スイッチングトランジスタ′Ｌ／図 １１ 幕２図

Claims (1)

【特許請求の範囲】
1. 一端が基準電位点に接続された第１の時定数決定抵抗素
   子と、この抵抗素子の他端に一端が共通接続された第２
   の時定数決定抵抗素子と、前記第２の時定数決定抵抗素
   子の他端へ外部制御信号に応じて前記基準電位点と同一
   電位の供給をオンオフ制御する時定数切換手段とを含む
   ことを特徴とする時定数制御自在な時定数回路。