JPS60120606A - 増幅回路 - Google Patents

増幅回路

Info

Publication number
JPS60120606A
JPS60120606A JP58228414A JP22841483A JPS60120606A JP S60120606 A JPS60120606 A JP S60120606A JP 58228414 A JP58228414 A JP 58228414A JP 22841483 A JP22841483 A JP 22841483A JP S60120606 A JPS60120606 A JP S60120606A
Authority
JP
Japan
Prior art keywords
voltage
output
current
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58228414A
Other languages
English (en)
Other versions
JPH0528003B2 (ja
Inventor
Masanori Ienaka
家中 正憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58228414A priority Critical patent/JPS60120606A/ja
Publication of JPS60120606A publication Critical patent/JPS60120606A/ja
Publication of JPH0528003B2 publication Critical patent/JPH0528003B2/ja
Granted legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Amplifiers (AREA)
  • Amplitude Modulation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し技術分野〕 本発明しま、低′亀′ffiλ゛ロ1.圧を使用1−る
テープレコーダ、ラジオ受信機等の各種電子機器に用い
て好適な増幅回路に関1−る。
し背景技術〕 電子機器に関する現在の技術動向の一つに、小形軽量化
がある。従って、ポータプルテープレコーダやラジオ受
信機等は、低箪餘電圧のバッテリを使用することが望ま
しい。こσ)ような観点から、本願発明に先立ち1本発
明者は各種増幅回路について種々の技術的検討を行った
その第1の例を第1図について述べると、回路ブロック
1は2重平衡形差動増幅器であり、カラー復調器、FM
ステレオ復調器、アナログマルチプレクザー位相比較器
として多用されて℃・るものて・ある。トランジスタQ
、は、基準′市圧鳳。2ととも妬定電流回路ア構成する
。トランジスタQ2 +Q3は入力端子T、、T4に供
給ばれる入力信号v1o(図示せず)を差動増幅するも
のである。トランジスタQ4 、Q−は、入力端子T、
、T2に供給される制御信号(図示せず)により1交互
にオン・オフ動作を行う。そして、トランジスタQ。
がオン状態ニ動作しているとき、コレクタ宵流11を負
荷抵抗[tI、1,1え、。K、振り分けて流すように
動作する。また、l−ランジスタQIl、Q7は、入カ
!11j子7p、 、E)2 に供給される制御信号に
もとづき”父臣にオン・オフ動作を行う。そして、トラ
ンジスタQ2かオン状態に動作しているとき、コレクタ
’ilJ流12y負荷抵抗RL□、 R,,2に撮り分
けて流すように動作する。
前記増IIV6回路が充分に動作1′”るための最小電
源@川V。Cmi□1は、以−千に述べるようにし又決
定される。
すなわち、トランジスタQt J Q、H?駆動1−る
ためには、アースラインからみて2vBEo)バイア7
、 ’)i;圧が必戟である。更に、トランジスタ0.
4 +Q、 、 Q、II、 Q7を充分KJim i
/lするタメK lj、アースラインからみて3vI、
P、のバーイアス?F圧が必要である。
そして、負荷抵抗R,1,,it、、□をtjT流1.
(12,)が反乱に流れたときσ)市、圧降下(すなわ
ち出力電圧)を・αと1−ると、前記ノ1)小゛酊の電
圧V。cminはV、=3v 4−α ・・・・・・・
・・・・・・・・・・・・・・・・・(1)CCl+l
In IIE となる。前記(1)式において3VBEは制定されてい
るσ)で−低電圧電鯨で駆動する1cはαを低レベルに
しlrければならない。しかるIC,電圧降下αを小レ
ベルにすることは、電圧利得の低減を意味1゛る。
すなわち、前述した第1例の%lj輻1r!1路を低宵
源電圧で使用した場合、トランジスタQ、、Q、に供給
される入力信号に対I〜、充分な電、圧利得が得られな
い、という欠陥を有していることが、本発明者の検討に
より明らかπこれた。
次r1本発明者が検討した増幅回路σ)第2例を第2図
について述べる。なお、前記第1例と本例との相違点は
、負荷抵抗RLl + RL 2に代えてダイオードD
、を設け、単相の出力電圧をイ(する点にある。
第2図に示す増幅回路では、ダイオードI〕7の順方向
電圧VFによって、トランジスタQ11を駆動する。そ
して、出力電圧V。は、負荷抵抗RLの電圧降下として
得られる。この増幅回路は、出力を圧■oがOv(トラ
ンジスタQ ++がオフ時)から’ttt於j、li、
圧’−vccσ)電圧レベル(トランジスタQ nの飽
和時)まで、大幅に振@するという利点を有する。しか
るに、最小宙源箪LI:vcc mi 請求めると、 Vccmin = 3VIIE +■F = 4 ”R
E ・・・・・・・・・・・・(2)となり、低?i(
源電圧を用いるという観点では、前記第1例よりも不利
であることか、本発明者の検討に、J:り明らかにされ
た。
また、低箪諒電圧で増幅回路を駆動する場合、S/N比
の改善が極d)て重要であることが1本発明者の検削I
F J:り明らかにきれた。
し発明の目的コ 本発明の目的は、低電源電圧で駆動することができ、し
かも充分lz i′Qff幅利得がイ■られる十に、S
/N比の良好な」?′7幅回路を掛供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細岩のm2述および添付図面によって明らかIIC7
;cるであろう。
(発明の概を] 本願において開示ばれる発明の概要7簡単に説明すれば
、下記のとおりである。
すなわち、信号υネとして設けられた2重平衡形差動増
幅器から得られる互いに逆位相の出力信号1 一4o−4−△■、−■。−△1を第1のカレントミ2 ラー回路(Qa、0.0)と第2のカレントミラー回路
(Q12 、Q、+* ) K供給し、第1σ)カレン
トミラー回路σ)出力電流を第3のカレントミラー回路
(Q、+o 、Q、I、) Kよって前記第2のカレン
トミラー回路の出力電流と合成し、基準11■、圧■8
゜、。σ)電圧レベルを中心にし′℃−前記前記合成コ
ノ1.力電流から出力電圧を得て、低電源電圧を用いて
高利得の」や111iAを行う、という本発明の目的を
達成するものである。
〔実施例〕
以1、第3図を参照して、本発明を適用した増幅回路θ
)一実施例を説明する。
なお、第3図に示す増幅回路は半導体集積回路(以下に
おいてI 、0という)Kて構成され、数字を囲んだ丸
は外部接続端子を示している。また−回路ブロック1と
して示した2重平衡形差動増幅器は、特にlネ1示の回
路構成に限定されるものではなく=i5?明の便宜σ)
ため第1図および第2図に図示し、かつ説明したものを
援用した。従って、本実施例における増幅回路を駆動し
得る最小′屯の電圧Vccminは、前記(1)と同様
に3vBE+αで決定きれる。す1xわち、最小電画電
圧v Kついては、Cm1n 前記第2例よりも優れている。
1番端子には+vcc電危屯圧を供給し、2番端子と3
番端子とに制御信号VCを供給し、4番端子と5番端子
とに入力信号vinを供給する。トランジスタQ+1M
抗RF、1+ 基m’rlEVR,,ハ、 前記同様に
定電流回路として動作する。また、トランジスタQ2 
、Q、sで構成された下段差動増幅回路は、入力信号V
in′?差動増幅する。トランジスタQ4− Q、−、
更にトランジスタQe 、0.7で構成された2つの十
数差動増幅回路は、制御信号Voの位相変化にもとづと
、前記同様の回路動作を行う。なお、各負荷抵抗RL、
、RL□、 RL8. RL4は、それぞれが同一抵抗
値であり、谷エミッタ抵抗−1,Rお21 ”ga+ 
RE41 Rつ、もそれぞれ同一抵抗値とする。また、
電流1o、1..12については、電流■、=i−,+
i2であり、−1゜=1゜=I2の関係にある。
次に、増幅動作について述べる。
入力信号vinσ)レベル変化と、制御信号V。のる。
カレントミラー回路を構成するトランジスタQ、g 、
Qoは、同一エミッタサイズであり、負荷抵抗Rr、 
2 = RL 3であるから、負荷抵抗RL3、トラン
ジスタQo = QIo Kも一1o→−△1の電流が
流tlル。なお、基準電圧V□2□、トランジスタQ、
Ifi、エミッタ抵抗RE□は定電流回路を構成1゛る
トランジスタQ、。、QIlはカレントミラー回路′?
構成し、それぞれのエミ’7タサイズが同一になされて
いる。トランジスタQ+olでは、−1o十△lの′電
流が流れるのであるから、 トランジスター万、カレン
トミラー回路を構成1〜るトランジスタQ1tt Q+
sも同一エミッタサイズになされ、負荷抵抗”L l 
”” RL Jの関係にある。従って、負荷抵抗ItL
4、]・ランジスタQ、+5IICも−■。−△lの笥
、流が流れる。プxお、基準電圧■RKF2、トランジ
スタQ、14、エミッタ抵抗RF、4は、定電流回路を
構成する。
以上に述べた動作状態では、トランジスタQ++が飽和
状態であるから、2 vCCに設定式れた基準電圧VR
EFoから負荷抵抗R8、トランジスタQ、 + +、
エミッタ抵抗R86を介して電流lが流れる。このとき
、6番端子に表われる出力電EL:vou1は最小値v
ou t n)i nとなり・ Vout min −Vcg(sat) ”’キO・・
・・・・・・・・・・・・・(3)となる。
一△lとなった場合は、トランジスタQII’a’ 流
れ、J る電流かΣ■o十△1となる。この場合、トランジスタ
Q3、が飽第11状悪に1より一6番端子に表われる出
力電圧V の最大値V。utmaxばut Voutmax−3VBK+α−α−vca(sat)
Q+s・・・・・・(4)=:=3vBI8 となる。前記(4)式の右辺における3vBEは、負荷
抵抗RL□=RL4、更に前記(11式の条件がそのま
ま適用される。従って、出力電圧V。utは、はぼ0■
から3v□の間で得られることになり、リニア動作を行
う場合の出力電圧V。utは、■out−vRF、Fo
+Ro・2△I・旧用・・・山・・・・・(5)でめら
れる。そして、前記+31+41(51式から明らかな
ように、本実施例における電圧利得は前記第1例よりも
高利得である。
次に、前記増幅動作が行われるときのS/N比について
述べる。
ここで、カレントミラー回路を構成するトランジスタQ
R、Qo及びQ、。IQIII 更にQ12 e Q+
sがそれぞれ同一エミッタサイズであり、カレントミラ
ー比が1であることを想起する。
トランジスタQ、a 、Q、−のベース雑音が出力電で
決定されるので極め℃小さい。また、トランジスタ0.
12 t Q +sのベース雑音が出力電圧V。ulに
表われる′重圧、利得も、前記同様にめられる。トラン
ジスタQI?Qnのベース雑音については、負こσ)場
合の電H二利得も小さい。史に、トランジスタQ 14
1 Q+*のベース雑音につい又は、負荷抵抗合の1f
、圧利得も小でい。また、トランジスタ0.21Q、の
ベース雑′#については、負荷抵抗丸、。
でめられ、伺れσ)場合もベース雑音に対′1−る電圧
利得は小になる。
以」二妬述べた如く、本発明を適用した増幅回路は、低
小:河I飛圧で駆動し得るヒに電圧利得が高く、しかモ
ヘース4′1#音の如き内部4”(Q # Frついて
は低利得となる0)で、S/N比が良好に7Zる。
し効 果] (1)、互いに逆位相の信号を信号源に対し並列に設け
られた複数σ)力l/ントミラー回路に供給し、前記複
数σ)力1/ソトミラー回路の出力電流を合bM、 し
て出力信号を得るように構成したθ)で、一対の電源間
に増幅手段を直列に構成する場合に比較し。
最小電源電圧を低−トし得る。という効果が得られる。
(2)、電源ttK圧の因に設定された市川レベルを中
心に、前記複数のカレントミラー回路の出力可、流の合
成が行われるので、C1ぼ接地電位から前記最小11源
電圧までの間で出力信号が振幅することになり、高利得
の増幅を行うことができる。
(3)、増幅作用を行う各トランジスタのベース雑音に
対し、高インピーダンスの負荷回路が構成されブxいの
で、前記−・−ス雑音に対し低利得となり、S/N比の
良好な増幅動作を行うことができる。
以上に、本発明者ニ」二ってなされた発明?その実施例
にもとづき具体的に説明したが、本発明は前記実施例に
限定式れるものではなく、その要旨を逸脱しない範囲で
種々変形可能であることはいうまでもない。
例えば、信号源としては、前記2屯平衡形差動増幅器に
限定されず、互いに逆位相の出力信号な供給1−るもσ
)であれは、1、い。
し利用分’j+lf 1 以上の説明では、主として本発明者によってな孕;H,
た発明をその背−53’、とフ、(った利用分野である
増幅回路に適用した場合(でつい又説明したが、それに
限定ζ、+するものではIkい。
例えは、低’allα電池で駆動されるポータブルテー
ゾレコーダσ)記録・再生アンプに利用することができ
る。
更に、ポ′−タフ“ルラジオ受イ言機、或いはテレビジ
ョン受信機等にも利用することができる。
【図面の簡単な説明】
第1図は本1(ili発明に先立ち木発明者が検tE1
シた増幅回路σ)第1例を示す回路図を示し、第2図1
は本願発明に先立ち本発明者が検削した増幅回路σ)第
2例を示す回路図を示し。 εfl、 3図は水元F3Aを適用した増幅回路の一実
施例を示す回路図を示1゛。 1・・・2取平衡形増幅回路の回路ブロック、Q、8゜
Q、o ! Q+a+ Qoy Q12+ Q++11
 Q!41 Q+a−トランジスタ、vvvvv REFOI IIFI ItEFll RFiF21 
RgFB・・・基準電圧、Vo・・・制御信号、vln
・・・入力信号。 ■out”゛出力信号、RI−11Rb21 R1,3
+ It+、4・・・負荷抵抗、Rお、、 RF、2.
 R93,町、IR,、・・・エミッタ抵抗、Io、I
、、I、、I。十△l、1o−△1、■・・・電流、→
−vcc・・・電源1に圧。

Claims (1)

    【特許請求の範囲】
  1. 1、 互いIC逆位相の信号を発生するイn@諒と、前
    記信号源妬対し並列に設けられ前記逆位相力信号が供給
    な才しる第14dよび第2のカレントミラー回路ト、前
    記第1のカレントミラー回路の出力電流を入力重加とし
    、そσ)出力電流を前記@2Q)カレントミラー回路σ
    )出力電流に合成する第3σ)カレントミラー回路と、
    前記第2のカレントミラー回路の出力「iT、 I#、
    と第3の力1/ントミラー1す1路σ)合成電流により
    得らt’する出力電圧の中ル宙圧を規定する界7111
    !、市゛1上ど仝・それぞ第1.具備し、 ifj記基
    準基準電圧心にして前記第2および第3σ)力1/ント
    ミラー回路の出力型、流の合成により増幅された出力電
    圧を得ることを特徴とする増幅回路。
JP58228414A 1983-12-05 1983-12-05 増幅回路 Granted JPS60120606A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58228414A JPS60120606A (ja) 1983-12-05 1983-12-05 増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58228414A JPS60120606A (ja) 1983-12-05 1983-12-05 増幅回路

Publications (2)

Publication Number Publication Date
JPS60120606A true JPS60120606A (ja) 1985-06-28
JPH0528003B2 JPH0528003B2 (ja) 1993-04-23

Family

ID=16876095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58228414A Granted JPS60120606A (ja) 1983-12-05 1983-12-05 増幅回路

Country Status (1)

Country Link
JP (1) JPS60120606A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432476A (en) * 1993-04-09 1995-07-11 National Semiconductor Corporation Differential to single-ended converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136707A (en) * 1979-04-11 1980-10-24 Sony Corp Fm demodulation circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136707A (en) * 1979-04-11 1980-10-24 Sony Corp Fm demodulation circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432476A (en) * 1993-04-09 1995-07-11 National Semiconductor Corporation Differential to single-ended converter

Also Published As

Publication number Publication date
JPH0528003B2 (ja) 1993-04-23

Similar Documents

Publication Publication Date Title
CN104106269B (zh) 用于便携式设备的扬声器的电路
JPS6213843B2 (ja)
JPS60120606A (ja) 増幅回路
JPH0529845A (ja) カレントミラー回路
JPS59181807A (ja) トランジスタ増幅器
JPS586608A (ja) 時定数制御自在な時定数回路
JPH0681108B2 (ja) Fmステレオマルチプレックス復調回路のマトリックス回路
JPS60151729A (ja) 直流電圧発生回路
JPH031845B2 (ja)
JPH10198909A (ja) 磁気情報読取り装置
JP2650108B2 (ja) Fm変調回路
JPS6113650B2 (ja)
JP3452232B2 (ja) フイルタ回路及び電子機器
JPS6066511A (ja) 対数圧縮増幅回路
JPS5957508A (ja) 可変電流増幅回路
JPH05291844A (ja) レベルシフト回路
JPH0154884B2 (ja)
JPS60261209A (ja) Ic化安定抵抗回路
JPS628043B2 (ja)
JPS63172507A (ja) バツフア回路
JPS6038906A (ja) 入力信号レベル検出回路
JPS5975710A (ja) 集積回路
JPS6016730A (ja) 半導体論理回路
JPH06291567A (ja) 演算増幅器のベース電流補正回路
JPH0457243B2 (ja)