JPS586607A - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JPS586607A JPS586607A JP10328581A JP10328581A JPS586607A JP S586607 A JPS586607 A JP S586607A JP 10328581 A JP10328581 A JP 10328581A JP 10328581 A JP10328581 A JP 10328581A JP S586607 A JPS586607 A JP S586607A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- switch
- switching means
- gain
- negative feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、外部からの制御によって利得が切シ換え可能
で、しか奄正確な利得が得られる利得可変増幅器に関す
る。
で、しか奄正確な利得が得られる利得可変増幅器に関す
る。
従来の利得可変増幅器の一例を第１図に示す。
図において入力層子１に印加され九人力信号は、制御入
力端子５から供給される制御信号によって開・閉される
スイッチ８の開、閉に応じて２段階に利得が可変にされ
、出力端子２に出力される。
力端子５から供給される制御信号によって開・閉される
スイッチ８の開、閉に応じて２段階に利得が可変にされ
、出力端子２に出力される。
４は増幅器、５は負帰還抵抗器、６，７は抵抗器を示す
、ここでスイッチ８の開、閉状態における増＠ＩＳ４の
利得を示すと（１） 、 （２）式のようになる。
、ここでスイッチ８の開、閉状態における増＠ＩＳ４の
利得を示すと（１） 、 （２）式のようになる。
式においては、入力信号電圧を・１．出力信号電圧をｅ
ａｔ抵抗器５，６及び７の抵抗値をそれぞれＲ１５Ｒ８
及びＲ１とし、ま九スイッチ８が閉じた時のオン抵抗を
ｒｌこの抵抗値変動分を±Δｒとする。
ａｔ抵抗器５，６及び７の抵抗値をそれぞれＲ１５Ｒ８
及びＲ１とし、ま九スイッチ８が閉じた時のオン抵抗を
ｒｌこの抵抗値変動分を±Δｒとする。
ただしスイッチＳが開いた時のオフ抵抗は一般に散りΩ
以上に及び、抵抗器７の抵抗値Ｒ１に比し十分大きいの
で無視している。即ち、 （１）スイッチ８が閉じた時は、 （１１）スイッチ６が開い九時は、 となる。
以上に及び、抵抗器７の抵抗値Ｒ１に比し十分大きいの
で無視している。即ち、 （１）スイッチ８が閉じた時は、 （１１）スイッチ６が開い九時は、 となる。
こむでスイッチ＄のオン抵抗ｒはＣ−Ｍｏ１のアナログ
スイッチを使用すれば、ｒ＝ＩＱ〜２００Ω〈らいの値
を得ることができるが、半導体の一般的特徴としてｐッ
ト間バラツキがかな〕大きく、オン抵抗ｒＯ値は１０〜
２００Ωの間でかな〕ノ（２ツ〈、ところが（１）式よ
シ明らかなように、スイッチ８が閉じ良時の利得には、
スイッチ８０オン抵抗ｒが含まれているためｓ Ｒ１＊
”ｌ ＃ Ｒ１の抵抗値を数に０１２選べば、Ｒ，ｓ
Ｒｌの抵抗に比し、抵抗値変動分Δｒが無視できなくな
〕、利得は設定値から変化してしまう、まなスイッチ８
の抵抗値変動分Δｒは、温度変動、電源電圧変動などに
伴なって住じ、これは（１）式よ）明らかなごとく、こ
の利得可変増幅器の利得が、スイッチ８が閉じた時に温
度変動。
スイッチを使用すれば、ｒ＝ＩＱ〜２００Ω〈らいの値
を得ることができるが、半導体の一般的特徴としてｐッ
ト間バラツキがかな〕大きく、オン抵抗ｒＯ値は１０〜
２００Ωの間でかな〕ノ（２ツ〈、ところが（１）式よ
シ明らかなように、スイッチ８が閉じ良時の利得には、
スイッチ８０オン抵抗ｒが含まれているためｓ Ｒ１＊
”ｌ ＃ Ｒ１の抵抗値を数に０１２選べば、Ｒ，ｓ
Ｒｌの抵抗に比し、抵抗値変動分Δｒが無視できなくな
〕、利得は設定値から変化してしまう、まなスイッチ８
の抵抗値変動分Δｒは、温度変動、電源電圧変動などに
伴なって住じ、これは（１）式よ）明らかなごとく、こ
の利得可変増幅器の利得が、スイッチ８が閉じた時に温
度変動。
電源電圧変動によシ変動することを意味し、きわめて好
ましくない。また（１）式に明らかなように、スイッチ
８が閉じた時にはスイッチ８のオン抵抗ｒが含まれてい
るため、利得力４．を正確な値に設定するには、各々の
スイッチごとに抵抗値を選ま九完全なる正確な利得の設
定は不可能であることを意味している。
ましくない。また（１）式に明らかなように、スイッチ
８が閉じた時にはスイッチ８のオン抵抗ｒが含まれてい
るため、利得力４．を正確な値に設定するには、各々の
スイッチごとに抵抗値を選ま九完全なる正確な利得の設
定は不可能であることを意味している。
本発明の目的は、上記した従来技術の欠点をなくし、部
品バラツキ、温度変動を考慮し良上で、所望する利得が
外部からの制御で町変でき、さらに正確な利得の設定値
が得られるようになし九利得可変増幅器を提供するにあ
る。
品バラツキ、温度変動を考慮し良上で、所望する利得が
外部からの制御で町変でき、さらに正確な利得の設定値
が得られるようになし九利得可変増幅器を提供するにあ
る。
本発明においては、利得を変化させるのは従来と同様外
部からの制御によるスイッチの開閉で行なうが、スイッ
チのオン抵抗の部品バラツキ、温度変動による利得変動
を打ち消すため、同−ＩＣ内の２個のスイッチを用い、
個々のスイッチのオン抵抗のバラツキの影響が出ないよ
うに構成し九ことを特徴とする。
部からの制御によるスイッチの開閉で行なうが、スイッ
チのオン抵抗の部品バラツキ、温度変動による利得変動
を打ち消すため、同−ＩＣ内の２個のスイッチを用い、
個々のスイッチのオン抵抗のバラツキの影響が出ないよ
うに構成し九ことを特徴とする。
本発明の一実施例回路図を篤２図に示す、入力端子１に
印加された入力信号祉、制御入力端子３から供給される
制御信号によって開・閉されるス゛イッチ８．！の開閉
に応じて２段階に町変され、出力端子２に出力される。
印加された入力信号祉、制御入力端子３から供給される
制御信号によって開・閉されるス゛イッチ８．！の開閉
に応じて２段階に町変され、出力端子２に出力される。
４は増幅器、５及び１０は負帰還抵抗器、６．７は抵抗
器を示す。ここでスイッチ８．！は同−ＩＣ内に実装さ
れて構成されておシ、スイッチ８．！の開閉によＪ７Ｗ
抗器７゜１０の側路又は接続を制御し、利得が可変でき
る回路である。
器を示す。ここでスイッチ８．！は同−ＩＣ内に実装さ
れて構成されておシ、スイッチ８．！の開閉によＪ７Ｗ
抗器７゜１０の側路又は接続を制御し、利得が可変でき
る回路である。
ここでスイッチ６、！の開閉状態における増幅器４の利
得を示すと（３） 、 （４）式のようになる。弐１：
おいては入力信号電圧を”Ｉ、出力信号電圧を００、抵
抗器５，４．７及び１０の抵抗値をそれぞれＲ１゜Ｒ８
，Ｒ１及びＲ４とし、またスイッチ８及び９鱒！閉じた
時のオン抵抗をそれぞれｒｌｓｒｆｆｉ とする。更に
このオン抵抗ｒｌ ｔ ｒｌの温度、電源電圧による習
動分をそれぞれΔｒｌｌΔｒ、とする。ただしスイッチ
８及び９が開いた時のオン抵抗は一般ζ二数ｍ以上に及
び、抵抗器７．ｔｏｏ抵抗値ＪｔＲ４に比し十分大きい
ので無視している。即ち、（＋ｌ スイッチ８．９が
閉じた時は、（１） スイッチ８．！が開いた時は、
となる。
得を示すと（３） 、 （４）式のようになる。弐１：
おいては入力信号電圧を”Ｉ、出力信号電圧を００、抵
抗器５，４．７及び１０の抵抗値をそれぞれＲ１゜Ｒ８
，Ｒ１及びＲ４とし、またスイッチ８及び９鱒！閉じた
時のオン抵抗をそれぞれｒｌｓｒｆｆｉ とする。更に
このオン抵抗ｒｌ ｔ ｒｌの温度、電源電圧による習
動分をそれぞれΔｒｌｌΔｒ、とする。ただしスイッチ
８及び９が開いた時のオン抵抗は一般ζ二数ｍ以上に及
び、抵抗器７．ｔｏｏ抵抗値ＪｔＲ４に比し十分大きい
ので無視している。即ち、（＋ｌ スイッチ８．９が
閉じた時は、（１） スイッチ８．！が開いた時は、
となる。
ここでスイッチ８．！としてＣ−Ｍｏ８のアナログスイ
ッチを使用すれば、前述したように、スイッチ６、！の
オン抵抗ｒｌｅｒｔ （Ｄ値ｕ １ｏ〜２００Ωの間で
か１にルバラックので、”１ｍＲ１の抵抗に比しΔｌ”
ｌｓΔｒ２が無視できなくなシ、利得は設定値から変化
してしまう、そこで、この影響をなくし正確な利得設定
値を得るための第１条件として、 Ｊ：ｌ’ｌｔ またスイッチ８，９を同−ＩＣケース内に実装して構成
す為ことでそれぞれのオン抵抗ｒ％ｓｒｌは同じにする
ことができ、次の条件が成立する。
ッチを使用すれば、前述したように、スイッチ６、！の
オン抵抗ｒｌｅｒｔ （Ｄ値ｕ １ｏ〜２００Ωの間で
か１にルバラックので、”１ｍＲ１の抵抗に比しΔｌ”
ｌｓΔｒ２が無視できなくなシ、利得は設定値から変化
してしまう、そこで、この影響をなくし正確な利得設定
値を得るための第１条件として、 Ｊ：ｌ’ｌｔ またスイッチ８，９を同−ＩＣケース内に実装して構成
す為ことでそれぞれのオン抵抗ｒ％ｓｒｌは同じにする
ことができ、次の条件が成立する。
スイッチ・のオン抵抗ｒ、＋スイッチ！のオン抵抗ｒ。
また、抵抗値変動分ΔｒｌｌΔｒ、は、同−ＩＣケース
内にあるため、温度変動、電源電圧変動に関しては同時
に一方向に変動するので、 スイッチ８−Δｌ−，Ｑスイッチ？曖Δｒｚ故に（３）
式は（５）式のようになる。
内にあるため、温度変動、電源電圧変動に関しては同時
に一方向に変動するので、 スイッチ８−Δｌ−，Ｑスイッチ？曖Δｒｚ故に（３）
式は（５）式のようになる。
これよシスイッチ部品のバラツキ、ｓｉｘ変動、電源電
圧変動に関係なく正確な利得が得られる。ｔた利得が２
段階に町変な増幅器が得られるものである。
圧変動に関係なく正確な利得が得られる。ｔた利得が２
段階に町変な増幅器が得られるものである。
以上詳しく説明したように、本発明は、外部からの制御
によシスイッチの開閉を行なって利得を２段階に町変す
るに際し、２個のスイッチを用い、スイッチのオン抵抗
バラツキ、温ｆ変動、電源電圧変動の影響による利得変
動をこの２個のスイッチによル無関係となすことができ
、正確な利得を得るというきわめて実用的な効果がある
ものである。
によシスイッチの開閉を行なって利得を２段階に町変す
るに際し、２個のスイッチを用い、スイッチのオン抵抗
バラツキ、温ｆ変動、電源電圧変動の影響による利得変
動をこの２個のスイッチによル無関係となすことができ
、正確な利得を得るというきわめて実用的な効果がある
ものである。
第１図は従来の利得可変増幅器の回路図、第２図は本発
明による利得可変増幅器の一実施例の回路図である。 １ ・・・入力端子、 ２・・・出力端子５・・・制
御入力端子、 ４ ・・・増幅器、５．６，７．１０
・・・抵抗器、 ８，９・・・スイッチ。 代理人弁衰士 薄 １）利 幸 に４・、。
明による利得可変増幅器の一実施例の回路図である。 １ ・・・入力端子、 ２・・・出力端子５・・・制
御入力端子、 ４ ・・・増幅器、５．６，７．１０
・・・抵抗器、 ８，９・・・スイッチ。 代理人弁衰士 薄 １）利 幸 に４・、。
Claims (1)
- 【特許請求の範囲】 １、入力側抵抗及び負帰還抵抗とを備え該抵抗の抵抗値
を可変することによって利得を可変するようになした利
得可変増幅器であって、上記入力側抵抗の抵抗値をその
開閉動作によって２つの値となす第１のスイッチング手
段と、上記負帰還抵抗の抵抗値を上記第１のスイッチン
グ手段の開閉動作と同期した開閉動作によって２つの値
となす第２のスイッチング手段とを少なくとも備えてな
る利得可変増幅器。 ２ 上記第１及び第２のスイッチング手段が閉じた時の
上記入力側抵抗及び負帰還抵抗のそれぞれの抵抗値を等
しくなしたことを特徴とする特許請求の範囲第１項記載
の利得可変増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10328581A JPS586607A (ja) | 1981-07-03 | 1981-07-03 | 利得可変増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10328581A JPS586607A (ja) | 1981-07-03 | 1981-07-03 | 利得可変増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS586607A true JPS586607A (ja) | 1983-01-14 |
Family
ID=14350043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10328581A Pending JPS586607A (ja) | 1981-07-03 | 1981-07-03 | 利得可変増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586607A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6131208A (ja) * | 1984-07-23 | 1986-02-13 | 渡辺 邦夫 | コンクリ−ト製品成形装置 |
| JPH02238903A (ja) * | 1989-03-13 | 1990-09-21 | Tiger Mach Seisakusho:Kk | 複合コンクリートブロックの製造方法および装置 |
| US4977363A (en) * | 1984-07-28 | 1990-12-11 | Mitsubishi Denki Kabushiki Kaisha | Overheat preventing system of A.C. motor |
| FR3012273A1 (ja) * | 2013-10-22 | 2015-04-24 | St Microelectronics Sa |
-
1981
- 1981-07-03 JP JP10328581A patent/JPS586607A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6131208A (ja) * | 1984-07-23 | 1986-02-13 | 渡辺 邦夫 | コンクリ−ト製品成形装置 |
| JPS6225486B2 (ja) * | 1984-07-23 | 1987-06-03 | Kunio Watanabe | |
| US4977363A (en) * | 1984-07-28 | 1990-12-11 | Mitsubishi Denki Kabushiki Kaisha | Overheat preventing system of A.C. motor |
| JPH02238903A (ja) * | 1989-03-13 | 1990-09-21 | Tiger Mach Seisakusho:Kk | 複合コンクリートブロックの製造方法および装置 |
| FR3012273A1 (ja) * | 2013-10-22 | 2015-04-24 | St Microelectronics Sa | |
| US9473097B2 (en) | 2013-10-22 | 2016-10-18 | Stmicroelectronics Sa | Resistive ladder |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0759228B1 (en) | Continuous time programmable analog block architecture | |
| JPH0560687B2 (ja) | ||
| US4430622A (en) | Offset correction circuit | |
| JPS6337709A (ja) | ヒステリシスを持つスイッチング回路 | |
| JPS586607A (ja) | 利得可変増幅器 | |
| EP0410295B1 (en) | Single-ended chopper stabilized operational amplifier | |
| US5512850A (en) | Switched high-slew rate buffer | |
| US4029972A (en) | Ramping circuit | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| JP2710507B2 (ja) | 増幅回路 | |
| US3958135A (en) | Current mirror amplifiers | |
| JPH03158911A (ja) | ボルテージ・レギュレーター | |
| JPH04160912A (ja) | 電子ボリューム | |
| JPS6123403A (ja) | 差動増幅回路 | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| EP0627813B1 (en) | Integrated amplifier with an accurately defined gain factor | |
| JPS592415A (ja) | 増幅器 | |
| JPH04268810A (ja) | 遅延回路 | |
| US4546270A (en) | Sample and hold droop compensation circuit | |
| JPS6122766B2 (ja) | ||
| JP2715531B2 (ja) | 電圧分圧回路 | |
| JPS63263910A (ja) | 電圧比較器 | |
| JPS5850647Y2 (ja) | 信号切替え回路 | |
| JPH034133B2 (ja) | ||
| JPH04326806A (ja) | プログラマブルゲインアンプ |