JPS586607A - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JPS586607A JPS586607A JP10328581A JP10328581A JPS586607A JP S586607 A JPS586607 A JP S586607A JP 10328581 A JP10328581 A JP 10328581A JP 10328581 A JP10328581 A JP 10328581A JP S586607 A JPS586607 A JP S586607A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- switch
- switching means
- gain
- negative feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、外部からの制御によって利得が切シ換え可能
で、しか奄正確な利得が得られる利得可変増幅器に関す
る。
で、しか奄正確な利得が得られる利得可変増幅器に関す
る。
従来の利得可変増幅器の一例を第1図に示す。
図において入力層子1に印加され九人力信号は、制御入
力端子5から供給される制御信号によって開・閉される
スイッチ8の開、閉に応じて2段階に利得が可変にされ
、出力端子2に出力される。
力端子5から供給される制御信号によって開・閉される
スイッチ8の開、閉に応じて2段階に利得が可変にされ
、出力端子2に出力される。
4は増幅器、5は負帰還抵抗器、6,7は抵抗器を示す
、ここでスイッチ8の開、閉状態における増@IS4の
利得を示すと(1) 、 (2)式のようになる。
、ここでスイッチ8の開、閉状態における増@IS4の
利得を示すと(1) 、 (2)式のようになる。
式においては、入力信号電圧を・1.出力信号電圧をe
at抵抗器5,6及び7の抵抗値をそれぞれR15R8
及びR1とし、ま九スイッチ8が閉じた時のオン抵抗を
rlこの抵抗値変動分を±Δrとする。
at抵抗器5,6及び7の抵抗値をそれぞれR15R8
及びR1とし、ま九スイッチ8が閉じた時のオン抵抗を
rlこの抵抗値変動分を±Δrとする。
ただしスイッチSが開いた時のオフ抵抗は一般に散りΩ
以上に及び、抵抗器7の抵抗値R1に比し十分大きいの
で無視している。即ち、 (1)スイッチ8が閉じた時は、 (11)スイッチ6が開い九時は、 となる。
以上に及び、抵抗器7の抵抗値R1に比し十分大きいの
で無視している。即ち、 (1)スイッチ8が閉じた時は、 (11)スイッチ6が開い九時は、 となる。
こむでスイッチ$のオン抵抗rはC−Mo1のアナログ
スイッチを使用すれば、r=IQ〜200Ω〈らいの値
を得ることができるが、半導体の一般的特徴としてpッ
ト間バラツキがかな〕大きく、オン抵抗rO値は10〜
200Ωの間でかな〕ノ(2ツ〈、ところが(1)式よ
シ明らかなように、スイッチ8が閉じ良時の利得には、
スイッチ80オン抵抗rが含まれているためs R1*
”l # R1の抵抗値を数に012選べば、R,s
Rlの抵抗に比し、抵抗値変動分Δrが無視できなくな
〕、利得は設定値から変化してしまう、まなスイッチ8
の抵抗値変動分Δrは、温度変動、電源電圧変動などに
伴なって住じ、これは(1)式よ)明らかなごとく、こ
の利得可変増幅器の利得が、スイッチ8が閉じた時に温
度変動。
スイッチを使用すれば、r=IQ〜200Ω〈らいの値
を得ることができるが、半導体の一般的特徴としてpッ
ト間バラツキがかな〕大きく、オン抵抗rO値は10〜
200Ωの間でかな〕ノ(2ツ〈、ところが(1)式よ
シ明らかなように、スイッチ8が閉じ良時の利得には、
スイッチ80オン抵抗rが含まれているためs R1*
”l # R1の抵抗値を数に012選べば、R,s
Rlの抵抗に比し、抵抗値変動分Δrが無視できなくな
〕、利得は設定値から変化してしまう、まなスイッチ8
の抵抗値変動分Δrは、温度変動、電源電圧変動などに
伴なって住じ、これは(1)式よ)明らかなごとく、こ
の利得可変増幅器の利得が、スイッチ8が閉じた時に温
度変動。
電源電圧変動によシ変動することを意味し、きわめて好
ましくない。また(1)式に明らかなように、スイッチ
8が閉じた時にはスイッチ8のオン抵抗rが含まれてい
るため、利得力4.を正確な値に設定するには、各々の
スイッチごとに抵抗値を選ま九完全なる正確な利得の設
定は不可能であることを意味している。
ましくない。また(1)式に明らかなように、スイッチ
8が閉じた時にはスイッチ8のオン抵抗rが含まれてい
るため、利得力4.を正確な値に設定するには、各々の
スイッチごとに抵抗値を選ま九完全なる正確な利得の設
定は不可能であることを意味している。
本発明の目的は、上記した従来技術の欠点をなくし、部
品バラツキ、温度変動を考慮し良上で、所望する利得が
外部からの制御で町変でき、さらに正確な利得の設定値
が得られるようになし九利得可変増幅器を提供するにあ
る。
品バラツキ、温度変動を考慮し良上で、所望する利得が
外部からの制御で町変でき、さらに正確な利得の設定値
が得られるようになし九利得可変増幅器を提供するにあ
る。
本発明においては、利得を変化させるのは従来と同様外
部からの制御によるスイッチの開閉で行なうが、スイッ
チのオン抵抗の部品バラツキ、温度変動による利得変動
を打ち消すため、同−IC内の2個のスイッチを用い、
個々のスイッチのオン抵抗のバラツキの影響が出ないよ
うに構成し九ことを特徴とする。
部からの制御によるスイッチの開閉で行なうが、スイッ
チのオン抵抗の部品バラツキ、温度変動による利得変動
を打ち消すため、同−IC内の2個のスイッチを用い、
個々のスイッチのオン抵抗のバラツキの影響が出ないよ
うに構成し九ことを特徴とする。
本発明の一実施例回路図を篤2図に示す、入力端子1に
印加された入力信号祉、制御入力端子3から供給される
制御信号によって開・閉されるス゛イッチ8.!の開閉
に応じて2段階に町変され、出力端子2に出力される。
印加された入力信号祉、制御入力端子3から供給される
制御信号によって開・閉されるス゛イッチ8.!の開閉
に応じて2段階に町変され、出力端子2に出力される。
4は増幅器、5及び10は負帰還抵抗器、6.7は抵抗
器を示す。ここでスイッチ8.!は同−IC内に実装さ
れて構成されておシ、スイッチ8.!の開閉によJ7W
抗器7゜10の側路又は接続を制御し、利得が可変でき
る回路である。
器を示す。ここでスイッチ8.!は同−IC内に実装さ
れて構成されておシ、スイッチ8.!の開閉によJ7W
抗器7゜10の側路又は接続を制御し、利得が可変でき
る回路である。
ここでスイッチ6、!の開閉状態における増幅器4の利
得を示すと(3) 、 (4)式のようになる。弐1:
おいては入力信号電圧を”I、出力信号電圧を00、抵
抗器5,4.7及び10の抵抗値をそれぞれR1゜R8
,R1及びR4とし、またスイッチ8及び9鱒!閉じた
時のオン抵抗をそれぞれrlsrffi とする。更に
このオン抵抗rl t rlの温度、電源電圧による習
動分をそれぞれΔrllΔr、とする。ただしスイッチ
8及び9が開いた時のオン抵抗は一般ζ二数m以上に及
び、抵抗器7.too抵抗値JtR4に比し十分大きい
ので無視している。即ち、(+l スイッチ8.9が
閉じた時は、(1) スイッチ8.!が開いた時は、
となる。
得を示すと(3) 、 (4)式のようになる。弐1:
おいては入力信号電圧を”I、出力信号電圧を00、抵
抗器5,4.7及び10の抵抗値をそれぞれR1゜R8
,R1及びR4とし、またスイッチ8及び9鱒!閉じた
時のオン抵抗をそれぞれrlsrffi とする。更に
このオン抵抗rl t rlの温度、電源電圧による習
動分をそれぞれΔrllΔr、とする。ただしスイッチ
8及び9が開いた時のオン抵抗は一般ζ二数m以上に及
び、抵抗器7.too抵抗値JtR4に比し十分大きい
ので無視している。即ち、(+l スイッチ8.9が
閉じた時は、(1) スイッチ8.!が開いた時は、
となる。
ここでスイッチ8.!としてC−Mo8のアナログスイ
ッチを使用すれば、前述したように、スイッチ6、!の
オン抵抗rlert (D値u 1o〜200Ωの間で
か1にルバラックので、”1mR1の抵抗に比しΔl”
lsΔr2が無視できなくなシ、利得は設定値から変化
してしまう、そこで、この影響をなくし正確な利得設定
値を得るための第1条件として、 J:l’lt またスイッチ8,9を同−ICケース内に実装して構成
す為ことでそれぞれのオン抵抗r%srlは同じにする
ことができ、次の条件が成立する。
ッチを使用すれば、前述したように、スイッチ6、!の
オン抵抗rlert (D値u 1o〜200Ωの間で
か1にルバラックので、”1mR1の抵抗に比しΔl”
lsΔr2が無視できなくなシ、利得は設定値から変化
してしまう、そこで、この影響をなくし正確な利得設定
値を得るための第1条件として、 J:l’lt またスイッチ8,9を同−ICケース内に実装して構成
す為ことでそれぞれのオン抵抗r%srlは同じにする
ことができ、次の条件が成立する。
スイッチ・のオン抵抗r、+スイッチ!のオン抵抗r。
また、抵抗値変動分ΔrllΔr、は、同−ICケース
内にあるため、温度変動、電源電圧変動に関しては同時
に一方向に変動するので、 スイッチ8−Δl−,Qスイッチ?曖Δrz故に(3)
式は(5)式のようになる。
内にあるため、温度変動、電源電圧変動に関しては同時
に一方向に変動するので、 スイッチ8−Δl−,Qスイッチ?曖Δrz故に(3)
式は(5)式のようになる。
これよシスイッチ部品のバラツキ、six変動、電源電
圧変動に関係なく正確な利得が得られる。tた利得が2
段階に町変な増幅器が得られるものである。
圧変動に関係なく正確な利得が得られる。tた利得が2
段階に町変な増幅器が得られるものである。
以上詳しく説明したように、本発明は、外部からの制御
によシスイッチの開閉を行なって利得を2段階に町変す
るに際し、2個のスイッチを用い、スイッチのオン抵抗
バラツキ、温f変動、電源電圧変動の影響による利得変
動をこの2個のスイッチによル無関係となすことができ
、正確な利得を得るというきわめて実用的な効果がある
ものである。
によシスイッチの開閉を行なって利得を2段階に町変す
るに際し、2個のスイッチを用い、スイッチのオン抵抗
バラツキ、温f変動、電源電圧変動の影響による利得変
動をこの2個のスイッチによル無関係となすことができ
、正確な利得を得るというきわめて実用的な効果がある
ものである。
第1図は従来の利得可変増幅器の回路図、第2図は本発
明による利得可変増幅器の一実施例の回路図である。 1 ・・・入力端子、 2・・・出力端子5・・・制
御入力端子、 4 ・・・増幅器、5.6,7.10
・・・抵抗器、 8,9・・・スイッチ。 代理人弁衰士 薄 1)利 幸 に4・、。
明による利得可変増幅器の一実施例の回路図である。 1 ・・・入力端子、 2・・・出力端子5・・・制
御入力端子、 4 ・・・増幅器、5.6,7.10
・・・抵抗器、 8,9・・・スイッチ。 代理人弁衰士 薄 1)利 幸 に4・、。
Claims (1)
- 【特許請求の範囲】 1、入力側抵抗及び負帰還抵抗とを備え該抵抗の抵抗値
を可変することによって利得を可変するようになした利
得可変増幅器であって、上記入力側抵抗の抵抗値をその
開閉動作によって2つの値となす第1のスイッチング手
段と、上記負帰還抵抗の抵抗値を上記第1のスイッチン
グ手段の開閉動作と同期した開閉動作によって2つの値
となす第2のスイッチング手段とを少なくとも備えてな
る利得可変増幅器。 2 上記第1及び第2のスイッチング手段が閉じた時の
上記入力側抵抗及び負帰還抵抗のそれぞれの抵抗値を等
しくなしたことを特徴とする特許請求の範囲第1項記載
の利得可変増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10328581A JPS586607A (ja) | 1981-07-03 | 1981-07-03 | 利得可変増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10328581A JPS586607A (ja) | 1981-07-03 | 1981-07-03 | 利得可変増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS586607A true JPS586607A (ja) | 1983-01-14 |
Family
ID=14350043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10328581A Pending JPS586607A (ja) | 1981-07-03 | 1981-07-03 | 利得可変増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS586607A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6131208A (ja) * | 1984-07-23 | 1986-02-13 | 渡辺 邦夫 | コンクリ−ト製品成形装置 |
JPH02238903A (ja) * | 1989-03-13 | 1990-09-21 | Tiger Mach Seisakusho:Kk | 複合コンクリートブロックの製造方法および装置 |
US4977363A (en) * | 1984-07-28 | 1990-12-11 | Mitsubishi Denki Kabushiki Kaisha | Overheat preventing system of A.C. motor |
FR3012273A1 (ja) * | 2013-10-22 | 2015-04-24 | St Microelectronics Sa |
-
1981
- 1981-07-03 JP JP10328581A patent/JPS586607A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6131208A (ja) * | 1984-07-23 | 1986-02-13 | 渡辺 邦夫 | コンクリ−ト製品成形装置 |
JPS6225486B2 (ja) * | 1984-07-23 | 1987-06-03 | Kunio Watanabe | |
US4977363A (en) * | 1984-07-28 | 1990-12-11 | Mitsubishi Denki Kabushiki Kaisha | Overheat preventing system of A.C. motor |
JPH02238903A (ja) * | 1989-03-13 | 1990-09-21 | Tiger Mach Seisakusho:Kk | 複合コンクリートブロックの製造方法および装置 |
FR3012273A1 (ja) * | 2013-10-22 | 2015-04-24 | St Microelectronics Sa | |
US9473097B2 (en) | 2013-10-22 | 2016-10-18 | Stmicroelectronics Sa | Resistive ladder |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0759228B1 (en) | Continuous time programmable analog block architecture | |
US4502020A (en) | Settling time reduction in wide-band direct-coupled transistor amplifiers | |
JPH0560687B2 (ja) | ||
US4430622A (en) | Offset correction circuit | |
JPS6337709A (ja) | ヒステリシスを持つスイッチング回路 | |
JPS586607A (ja) | 利得可変増幅器 | |
EP0410295B1 (en) | Single-ended chopper stabilized operational amplifier | |
US5512850A (en) | Switched high-slew rate buffer | |
US4029972A (en) | Ramping circuit | |
JPS59117815A (ja) | 電気抵抗制御回路 | |
JP2710507B2 (ja) | 増幅回路 | |
US3958135A (en) | Current mirror amplifiers | |
JPH04160912A (ja) | 電子ボリューム | |
US5485124A (en) | Integrated amplifier with an accurately defined gain factor | |
JPS592415A (ja) | 増幅器 | |
JPH04268810A (ja) | 遅延回路 | |
US4546270A (en) | Sample and hold droop compensation circuit | |
JPS6122766B2 (ja) | ||
JP2715531B2 (ja) | 電圧分圧回路 | |
JPS63263910A (ja) | 電圧比較器 | |
JPS5850647Y2 (ja) | 信号切替え回路 | |
JPH034133B2 (ja) | ||
JPH04361225A (ja) | 液晶表示素子のバイアス回路 | |
JPH04326806A (ja) | プログラマブルゲインアンプ | |
JPH03204213A (ja) | π型減衰回路 |